

[A4]

적층형(3D) DRAM 기술

특허전략수립 부문 1324번



▣ [참조 사항]

- (3) 지식재산권 획득 전략은 기재하지 않음. 예컨대, 특정 기술에 대한 특허 제안이나 특정한 특허를 회피하는 전략은 기재하지 말 것



특허 포트폴리오 / 회피 설계 등

지식재산권 획득 전략 X


■ [참조 사항]

(4) 메모리 셀을 수직으로 적층(stack)하는 방식과 관련된 기술 분석으로, 다음 기술은 분석대상 기술에서 제외함

- Vertical gate + Vertical capacitance를 사용한 구조
- 2D DRAM을 적층한 3D packaging 구조 (ex. 양산 제품에 적용되는 HBM)

■ [특허 조사 범위]

- 기술분야: 적층형(3D) DRAM에 있어 메모리 셀을 수직으로 적층(stack)하는 방식과 관련된 구조/공정 기술



메모리 셀을 적층하는 방식의
구조/공정 기술 특허 분석

C

"적층형(3D) DRAM 기술" 특허맵 및 특허 전략

CONTENTS

01

기술 분류 및 데이터 추출

- ▶ 기술 분류표 작성
- ▶ 검색식 작성
- ▶ 유효 특허 선별 및 분류
- ▶ 기술 분류별 장단점 분석

02

정량 분석

- ▶ 기술 시장 성장 수준 분석
- ▶ 국가 별 동향 분석
- ▶ 출원인 별 동향 분석

03

정성 분석

- ▶ 주요 특허 선별
- ▶ 주요 출원인 선정
- ▶ 핵심 특허 선정
- ▶ 기술 흐름도 및 Trend 분석

04

특허 전략 수립

- ▶ 기업 선정
- ▶ R&D 전략 제시

CHAPTER

01

기술 분류 및 데이터 추출

- ▶ 기술 분류표 작성
- ▶ 검색식 작성
- ▶ 유효 특허 선별 및 분류
- ▶ 기술 분류별 장단점 분석

1차 기술 분류표

대분류	중분류	소분류	
3D DRAM	[A] 셀 구조	AA	수직 게이트 + 수평 커패시터
		AB	수평 게이트 + 수직 커패시터
		AC	수평 게이트 + 수평 커패시터
		AD	Capacitorless
	[B] 공정 기술	BA	열 산화
		BB	플라즈마 산화
		BC	포토
		BD	습식 식각
		BE	건식 식각
		BF	이온 주입
		BG	CVD
		BH	PVD

적층형(3D) DRAM에 있어 메모리셀을 수직으로
적층하는 방식과 관련된 **구조/공정 기술**

반도체 8대 공정 참고

1차 기술 분류표

대분류	중분류	소분류	
3D DRAM	[A] 셀 구조	AA	수직 게이트 + 수평 커패시터
		AB	수평 게이트 + 수직 커패시터
		AC	수평 게이트 + 수평 커패시터
		AD	Capacitorless
	[B] 공정 기술	BA	열 산화
		BB	플라즈마 산화
		BC	포토
		BD	습식 식각
		BE	건식 식각
		BF	이온 주입
		BG	CVD
		BH	PVD

EX

에스케이하이닉스 주식회사, (2020),
메모리 장치 및 그 제조 방법, (KR 10-2813959 B1)

[0021] .. 수직 배향된 비트라인(BL), 활성층(ACT1, ACT2)의 제2끝단에 접속된 캐패시터(C1, C2),
활성층(ACT1, ACT2)의 일측면을 따라 활성층(ACT1, ACT2)에 평행하도록 수평 배향된
워드라인(WL1, WL2) 및 활성층(ACT1, ACT2)의 일측면으로부터 수평하게 확장된 ..
[0060] .. 제1 및 제2서포터오프닝(115, 116)을 형성하기 위해 상부 구조물을 건식식각할 수 있다 ..
[0075] .. 희생층들(112)의 수평적인 리세스는 습식식각 또는 건식식각에 의해 수행될 수 있다 ..



공정 기술 기준


포함 →

중복 분류

문제 발생

2차 기술 분류표

대분류	중분류
[A] 해결 과제	[AA] 물리적 특성 향상 (집적도 / 비트밀도 / 메모리 용량 개선 등)
	[AB] 전기적 특성 향상 (전기적 신호 손실 / GIDL / 기생 커패시턴스 감소 등)
	[AC] 신뢰성 / 안정성 향상 (리프레시 성능 / 신뢰성 유지시간 / 속도 향상 등)



EX

SK hynix Inc, (2022), (US 12193215 B2)
Semiconductor device and method for fabricating the same

[0102] 또한, 비트 라인(103P)이 커패시터(109)보다 낮은 레벨에 매립되도록 형성되므로, 커패시터 (109)를 용이하게 배치할 수 있다. 따라서, 메모리 셀들의 **집적도가 증가**될 수 있다.

[0157] 본 발명의 실시예들에 따르면, 커패시터의 크기를 증가시켜 **커패시턴스를 더욱 확보**할 수 있다.

해결 과제 기준

➡

중복 분류 문제 발생

최종 기술 분류표

대분류	중분류	소분류	
[A] 셀 구조	[AA] 1T1C	AAA	VWL + HBL
		AAB	HWL + VBL
		AAC	HWL + HBL
		AAD	WL + BL 복합 배선
	[AB] capacitorless	ABA	VWL + HBL
		ABB	HWL + VBL
		ABC	HWL + HBL
	[AC] 2T1C	ACA	VWL + HBL
		ACB	HWL + VBL
		ACC	HWL + HBL
	[AD] 3T1C	ADA	VWL + HBL
		ADB	HWL + VBL
		ADC	HWL + HBL

DRAM 구성 요소 기준

중분류

Transistor / Capacitor 구조

소분류

Word Line / Bit Line 구조

VWL : 수직 워드라인
HWL : 수평 워드라인
VBL : 수직 비트라인
HBL : 수평 비트라인

최종 기술 분류표

대분류	중분류	소분류	
[A] 셀 구조	[AA] 1T1C	AAA	VWL + HBL
		AAB	HWL + VBL
		AAC	HWL + HBL
		AAD	WL + BL 복합 배선
	[AB] capacitorless	ABA	VWL + HBL
		ABB	HWL + VBL
		ABC	HWL + HBL
	[AC] 2T1C	ACA	VWL + HBL
		ACB	HWL + VBL
		ACC	HWL + HBL
	[AD] 3T1C	ADA	VWL + HBL
		ADB	HWL + VBL
		ADC	HWL + HBL

공정 기술
분석 어려움



기술 흐름도에서 분석!

(DRAM* OR "D램" OR 디램* OR 휘발* OR volle* OR "Dynamic" OR "dynamic random access memory" OR "다이나믹" OR "다이나믹" OR 동적* OR "리프레시" OR "refresh")

AND

(적층* OR stack* OR 스택* OR 중첩* OR 겹친* OR 겹쳐* OR "중복" OR "overlap" OR "오버랩" OR 3차원* OR "3 차원" OR 삼차원* OR "삼 차원" OR 쓰리디* OR 3D* OR "three dimensional" OR 다층* OR "layered structure" OR "multi-layer" OR "멀티 레이어" OR "layer-by-layer" OR "vertical" OR "버티컬" OR 수직* OR 집적* OR "integrated")

AND

(memory* OR 메모리* OR 반도체* OR semiconductor* OR array* OR 어레이* OR 셀* or cell* OR 장치* OR device* OR 집적* OR integrat* OR

구조* OR "architecture" OR "아키텍처" OR "아키텍처" OR 4F* OR 6F* OR 커패시터* OR 캐패시터* OR "캡" OR cap* OR 기억* OR 스토리지* OR "storage" OR "용량 소자" OR "저장 소자" OR "축전기" OR "gate" OR 게이트* OR 트랜지스터* OR transistor* OR 채널* OR channel* OR GATE* OR

공정* OR 과정* OR "process" OR "프로세스" OR 제조* OR manufact* OR "방법" OR method* OR "모놀리식" OR "모노리식" OR 단일* OR monolithic* OR "단결정" OR "single" OR 전사* OR 저온* OR "low-temperatur" OR transfer* OR Ion* OR 이온* OR "스마트" OR Smart* OR cut* OR 컷* OR 절단* OR

DRAM

AND

적층(3D)

AND

반도체

OR

구조

OR

공정



(G11C* OR H01L*)

AND

(DRAM* OR "D램" OR 디램* OR 휘발* OR volle* OR "Dynamic" OR "dynamic random access memory" OR "다이나믹" OR "다이내믹" OR 동적* OR "리프레시" OR "refresh")

AND

(적층* OR stack* OR 스택* OR 중첩* OR 겹친* OR 겹쳐* OR "중복" OR "overlap" OR "오버랩" OR 3차원* OR "3 차원" OR 삼차원* OR "삼 차원" OR 쓰리디* OR 3D* OR "three dimensional" OR 다층* OR "layered structure" OR "multi-layer" OR "멀티 레이어" OR "layer-by-layer" OR "vertical" OR "버티컬" OR 수직* OR 집적* OR "integrated")

AND

(memory* OR 메모리* OR 반도체* OR semiconductor* OR array* OR 어레이* OR 셀* or cell* OR 장치* OR device* OR 집적* OR integrat* OR

구조* OR "architecture" OR "아키텍처" OR "아키텍처" OR 4F* OR 6F* OR 커패시터* OR 캐패시터* OR "캡" OR cap* OR 기억* OR 스토리지* OR "storage" OR "용량 소자" OR "저장 소자" OR "축전기" OR "gate" OR 게이트* OR 트랜지스터* OR transistor* OR 채널* OR channel* OR GATE* OR

공정* OR 과정* OR "process" OR "프로세스" OR 제조* OR manufact* OR "방법" OR method* OR "모놀리식" OR "모노리식" OR 단일* OR monolithic* OR "단결정" OR "single" OR 전사* OR 저온* OR "low-temperatur" OR transfer* OR Ion* OR 이온* OR "스마트" OR Smart* OR cut* OR 컷* OR 절단* OR

IPC

AND

DRAM

AND

적층(3D)

AND

반도체

OR

구조

OR

공정



(G11C* OR H01L*)

AND

(DRAM* OR "D램" OR 디램* OR 휘발* OR volle* OR "Dynamic" OR "dynamic random access memory" OR "다이나믹" OR "다이내믹" OR 동적* OR "리프레시" OR "refresh")

AND

(적층* OR stack* OR 스택* OR 중첩* OR 겹친* OR 겹쳐* OR "중복" OR "overlap" OR "오버랩" OR 3차원* OR "3 차원" OR 삼차원* OR "삼 차원" OR 쓰리디* OR 3D* OR "three dimensional" OR 다층* OR "layered structure" OR "multi-layer" OR "멀티 레이어" OR "layer-by-layer" OR "vertical" OR "버티컬" OR 수직* OR 집적* OR "integrated")

AND

(memory* OR 메모리* OR 반도체* OR semiconductor* OR array* OR 어레이* OR 셀* or cell* OR 장치* OR device* OR 집적* OR integrat* OR

구조* OR "architecture" OR "아키텍처" OR "아키텍처" OR 4F* OR 6F* OR 커패시터* OR 캐패시터* OR "캡" OR cap* OR 기억* OR 스토리지* OR "storage" OR "용량 소자" OR "저장 소자" OR "축전기" OR "gate" OR 게이트* OR 트랜지스터* OR transistor* OR 채널* OR channel* OR GATE* OR

"전도성 라인" OR 워드* OR WORD* OR access* OR 어세스* OR 어세스* OR 비트* OR BIT* OR DIGIT* OR DATA* OR 매립* OR Buried* OR 기판* OR wafer* OR 웨이퍼* OR 1T1C* OR 2T0C* OR 2T1C* OR 3T1C* OR "gaa" OR "finfet" OR "핀펫" OR 계단* OR stair* "필라" or "pillar" or "기둥" or 원통* OR 원기둥* OR 실린더* OR 트렌치* OR trench* OR "cylinder" OR "커패시터리스" OR "capacitorless" OR "플로팅 바디" OR "floating body" OR "Feedback FET" OR FBFET* OR 피드백* OR "3 STAR" OR

공정* OR 과정* OR "process" OR "프로세스" OR 제조* OR manufact* OR "방법" OR method* OR "모놀리식" OR "모노리식" OR 단일* OR monolithic* OR "단결정" OR "single" OR 전사* OR 저온* OR " low-temperatur" OR transfer* OR Ion* OR 이온* OR "스마트" OR Smart* OR cut* OR 컷* OR 절단* OR

"증착" OR "deposition" OR ALD* OR CVD* OR 에피택시* OR 에피텍시* OR EPITAXY* OR 식각* OR 에칭* OR etch* OR ion* OR 이온* OR 플라즈마* OR plasma* OR 평탄화* OR CMP* OR 씨엠피* OR 패턴닝* OR pattern* OR 리소그래피* OR 리소그래피* OR lithography* OR 노광* OR 포토* OR photo*)

IPC

AND

DRAM

AND

적층(3D)

AND

반도체

OR

구조


OR

공정

OR

확장 키워드





유효 특허 분류 결과

대분류	중분류	소분류		유효 특허 분류 결과
[A] 셀 구조	[AA] 1T1C	AAA	VWL + HBL	132
		AAB	HWL + VBL	144
		AAC	HWL + HBL	55
		AAD	WL + BL 복합 배선	2
	[AB] capacitorless	ABA	VWL + HBL	31
		ABB	HWL + VBL	27
		ABC	HWL + HBL	16
	[AC] 2T1C	ACA	HWL + HBL	3
	[AD] 3T1C	ADA	VWL + HBL	1



1T1C

장점

- ☑ **보편화**된 구조
- ☑ 높은 **기술 성숙도**
- ☑ 뛰어난 연구 **확장성**

단점

- ☑ 셀 크기 감소로 인한 **커패시터 용량/신호 저하**



HWL + VBL

장점

- ☑ footprint 감소
- ☑ 장기적 고밀도 적층 유리
- ☑ 센싱 마진 우수

장점

- ☑ 종횡비 증가
- ☑ 신호 지연/간섭

1T1C

장점

- ☑ 보편화된 구조
- ☑ 높은 기술 성숙도
- ☑ 뛰어난 연구 확장성

단점

- ☑ 셀 크기 감소로 인한
커패시터 용량/신호 저하



HWL + VBL

장점

- ☑ footprint 감소
- ☑ 장기적 고밀도 적층 유리
- ☑ 센싱 마진 우수

단점

- ☑ 종횡비 증가
- ☑ 신호 지연/간섭 존재

CHAPTER





02

정량 분석

- ▶ 기술 시장 성장 수준 분석
- ▶ 국가 별 동향 분석
- ▶ 출원인 별 동향 분석


출원 시점	구간
2010 ~ 2013	1구간
2014 ~ 2017	2구간
2018 ~ 2020	3구간
2021 ~ 2023	4구간

출원 특허
출원인



구간

출원 시점	구간
2010 ~ 2013	1구간
2014 ~ 2017	2구간
2018 ~ 2020	3구간
2021 ~ 2023	4구간




출원 특허
X
출원인



성장기 기술 시장
R&D 투자 및 경쟁 심화

**현재 진행 중인
R&D 보완 발전이 우선!**




성장기 도입
(3구간 급격한 증가)

출원 후 1년 6개월이 경과되지 않은 미공개 특허 구간
(2025.05.22 기준, 「특허법 제64조」 의거)

국가 - 연도별 특허 출원 그래프


버블 : 특허 출원 건수



성장기 도입
(3구간 급격한 증가)


출원 후 1년 6개월이 경과되지 않은 미공개 특허 구간
(2025.05.22 기준, 「특허법 제64조」 의거)

국가별 출원 특허 점유율 그래프 (2010.01.01 ~ 2023.05.22)



미국 시장의 영향력 높음
관세 조항에 따라 반도체 산업에서
미국 시장은 더욱 중요해질 것으로 예상

워싱턴, 8월 6일(로이터) - 도널드 트럼프 대통령은 미국이 반도체 수입에 약 100%의 관세를 부과할 것이라고 밝혔지만, 큰 폭의 면제 조항을 제안했다. 이 면제 조항은 미국에서 제조하거나 미국에서 제조하겠다고 약속한 기업에는 적용되지 않는다는 것이다.




출원인별 국가 출원 특허 건수

출원인별 특허 건수







타국 패밀리 특허 X
해외 시장 규모 작음
타 출원인 대비
성장성 및 경쟁력 부족




출원인별 특허 건수



출원인별 국가 출원 특허 건수



출원인별 특허 건수



특허 건수 및 출원 국가 다양
글로벌 경쟁력을 갖춘 출원인


출원인별 국가 출원 특허 건수

CHAPTER

03


정성 분석

- ▶ 주요 특허 선별
- ▶ 주요 출원인 선정
- ▶ 핵심 특허 선정
- ▶ 기술 흐름도 및 Trend 분석



중복되는 패밀리 / 유사 특허 제거

청구항 수, 피인용 수 및 발명의 내용을 기준으로 선별
분석의 객관성 및 신뢰성 확보



순위	점수
1	10
2	9
⋮	⋮
9	2
10	1

정량 평가 종합 결과

출원인별 특허당 평균 패밀리 국가 수

종합 순위	출원인	환산 점수
1	MICRON	9.7
2	MONOLITHIC 3D	8.3
3	삼성전자	7.7
4	SK하이닉스	7.3
5	TSMC	6
6	APPLIED MATERIALS	5.3
7	CXMT	4.3
8	INTEL	2.7
9	TC Lab	2
10	서울대학교	1.7

정량 평가



1 10
실제 기업 규모와
영향력이 낮은데도
:
:
주요 출원인으로서
적합한가 ?
9 2
10 1

PFS
(시장확보지수)

출원인별 특허당 평균 패밀리 국가 수

÷

CPP
(피인용도지수)

출원인별 피인용 총횟수

÷

출원인별 등록특허 건수

AI
(특허활동지수)

출원인별 특허 건수


÷

전체 평균 특허 건수

정량 평가

순위	점수
1	10
2	9
⋮	⋮
9	2
10	1

정량적 지표만 참고할 경우
정확한 주요 출원인 선정을 방해할 수 있음



정량 평가

순위	점수
1	10
2	9
3	8
4	7
5	6
6	5
7	4
8	3
9	2
10	1

정량적 지표만 참고할 경우
정확한 주요 출원인 선정을 방해할 수 있음

새로운 기준으로 정성적 지표를 추가



- 1. 출원인의 전략적 방향성, 성장 가능성 등 분석
- 2. 공신력 있는 자료에 근거하여 조사




정성 평가 기준

☒	출원인 분야 적합도	15
	핵심기술 연관성 및 R&D 투자 집중도	
☒	출원인 기업 성장 및 지속가능성	10
	매출 성장률(CAGR) 및 신규 시장 진출 사례	
☒	출원인 규모	10
	시가총액 및 주관 평가	




최종 평가 기준



주요 출원인 선정 결과

출원인	정량점수	정성점수	환산 총점
MONOLITHIC 3D INC.	8.3	4.9	5.9
MICRON	9.7	7.4	8.1
삼성전자	7.7	10	9.3
SK하이닉스	7.3	10	9.2
TSMC	6	5.7	5.8
APPLIED MATERIALS	5.3	5.4	5.6
CXMT	4.3	7.7	6.7
INTEL	2.7	2.9	2.8
서울대학교	2	1.7	1.8
TC Lab.	1.7	3.4	2.9



Micron®

SAMSUNG

SK hynix

cxmt


정량 지표

패밀리 특허 수

패밀리 국가 수

피인용 수

청구항 수



장벽성



권리성



신뢰성



활용성

정량 평가 배점 기준

패밀리 특허 수	패밀리 국가 수	피인용 수	청구항 수	점수
1 ~ 2	1	0 ~ 2	0 ~ 15	6
3 ~ 4	2	3 ~ 5	16 ~ 20	8
5 ~ 6	3	6 ~ 10	21 ~ 25	10
7 ~ 8	4	11 ~ 15	26 ~ 30	12
9 ~	5 ~	16 ~	31 ~	15

인용 수 : 법적 요구사항 충족의 수단이 되어 지표의 의미가 왜곡될 수 있음
존속 기간 만료일 : 성장기 특성상 존속 기간 만료일이 대체로 일치하여 변별력이 낮음

정성 지표

시장 동향 적합도

기술 혁신도

주요 출원인 평가 점수


유효성

경쟁력

정성 평가 배점 기준

시장 동향 적합도	기술 혁신도	주요 출원인 평가	점수
A	A		15
B	B	O	10
C	C	X	5

시장 동향 적합도 : 재 시장 트렌드와 특허에서 명시하는 기술적 요소의 적합도
기술 혁신도 : 단순히 차별성/창의성이 아닌 기술적 파급력 및 실현 가능성
주요 출원인 평가 : 경쟁력과 지속 가능성이 높은 출원인 특허의 영향력






발명의 명칭	수직형 메모리 장치
출원 번호	10-2019-0024083
출원일	2019.02.28
출원인	에스케이하이닉스
등록일	2024.02.02.
출원 국가	KR
법적 상태	등록
분류 코드	[AAB]

총점


94

정량 지표	값	점수
패밀리 특허 수	8	12
패밀리 국가 수	6	15
피인용 수	20	15
청구항 수	28	12



대표 청구항

평면을 포함하는 주변 구조물; 상기 주변 구조물의 평면으로부터 수직 배향된 비트라인; 상기 주변 구조물의 평면로부터 수직 배향된 플레이트라인; 및 상기 비트라인과 플레이트라인 사이에서 수평적인 배열로 위치하는 트랜지스터 및 캐패시터를 포함하는 메모리셀을 포함하되, 상기 트랜지스터는, 상기 비트라인과 캐패시터 사이에서 상기 주변 구조물의 평면에 대해 평행하도록 수평 배향된 활성층; 및 상기 활성층을 사이에 두고 수직하게 적층되며, 상기 활성층에 대해 교차하도록 연장된 한 쌍의 라인 형상 워드라인을 포함하는 메모리 장치.



정성 평가

1. 이중 게이트 및 이중 수평 워드라인(HWL)
2. 수직 BL(VHL)이 플레이트 라인을 공유하는 미러형 구조

HWL+VBL 미러형 구조는 3D DRAM에서 주로 활용되기에 시장 동향 적합도에 높은 점수 부여

이중 게이트 이중 워드라인이 채널을 덮는 구조는 **이후 실제 연구에서 적극적으로 활용되며 영향력**을 나타냈기에 기술 혁신도에 높은 점수 부여

정성 지표	평가	점수
시장 동향 적합도	A	15
기술 혁신도	A	15
주요 출원인 평가	O	10

성장기 기술 시장 → 과거 - 미래까지 기간 확장

최초 출원 특허 주로 활용 / 후순위 출원 특허 일부 활용

선행 기술 특허 / 비특허 문헌 활용


PVD, CVD 등 기본적인 공정 기술은 기재 X

Past

2017 ~ 2024


Vision

선행 기술 특허




특허 내용

최초 출원 특허



특허 내용

특허 / 비특허 문헌



특허/비특허 문헌 내용

Past


2017

2018

2019

2010.11.11(비유호데이터)


KR 10-1820022 B1



KR 10-1820022 B1 : 4F² 2D DRAM


2016.09.08(비유호데이터)

KR 10-2549609 B1



KR 10-2549609 B1 : VCT

KR 10-2600110 B1




1T1C 1T0C / GAA / 공통 드레인 라인


계단형 연장부 구조 / 차폐라인 도입 / IGZO

에어갭 삽입 / 플라즈마 에칭 / 수직 WL 수평 BL


KR 10-2581384 B1



KR 10-2630024 B1



KR 10-2020-0051083 A




2T1C


수직 WL 수평 BL / 수평 WL 수직 BL

수평 WL 수평 BL / 에피택시 성장

KR 10-2741107 B1



KR 10-2801636 B1



3T0C, 3T1C / 자기 정렬 에치백

더블 게이트 (더블 워드라인)


2020

2021

2022

Vision

KR 10-2021-0094187 A




1T0C thyristor DRAM


페루프구조의 채널, 불순물영역

매립형 스페이서캡핑패드


KR 10-2021-0103143 A



KR 10-2760156 B1




US 11696434 B2




버퍼층 삽입 / 수직 채널 구조

수평 WL 수직 BL / 수평 WL 수평 BL

US 12302551 B2




US 12302551 B2




WL 물결 측벽

수평 WL 수직 BL

2024 VLSI



2025 VLSI




2024 VLSI : IGZO VCT, VS-CAT, 2T0C

2025 VLSI : IGZO GA, CA 2T0C

TREND

VLSI


2024



IGZO VCT, VS-CAT, 2T0C

EDTM


2025



IGZO VCT, VS-CAT, 2T0C

VLSI

2025




IGZO FET(GA, CA) 2T0C

(미등록 출원)

2025.04.23 / KR 10-2025-0065295 A

2025.03.13 / KR 10-2025-0044608 A

NEXT



IGZO 수평 WL 수직 BL VS-CAT


IGZO 채널 기반 GAA 2T0C VS-CAT

채널 형성 - 확정 / 구조 - 후속 연구

Past

2007.12.28 (비유효데이터)

US 7927945 B2





4F² 2D DRAM

2018

KR 10-2019-0113192 A

KR 10-2019-0113192 A





1T0C / GAA / 실린더형 TR
수평 WL 수직 BL

2019

KR 10-2634622 B1

KR 10-2021-0007739 A

KR 10-2760058 B1





1T1C / 수평 필린더 OR 수직 CAP / **미러형 구조**
더블 게이트 (더블 워드라인) / 매립게이트 / 계단형 연장부 구조
에피택시 성장 / 수평 WL 수직 BL

2020

KR 10-2731881 B1

KR 10-2741405 B1

KR 10-2744662 B1





매립 WL / **FinFET 삼중 게이트**
에어캡 삽입 / 페루프 수평 WL 수평 BL 수직 CAP, CH
수평 WL 수직BL / 수직 WL 수평 BL

2021

US 11832434 B2

US 11631676 B2



US 12022646 B2


더블 일함수 전극 구조 / 복합 WL + 수평 BL
수직WL 노치형 측벽

Vision

2024 VLSI


2025 VLSI


2024 VLSI : **십자형 수평 더블 WL 수직 BL**
2025 VLSI : 4F² VG DRAM

TREND

VLSI


2023



결정질 IGZO 수소 민감성 보완 효과

VLSI


2024



십자형 수평 더블 WL + 수직 BL

SISPAD


2024



양이온 무질서 모델링 및 이동도 개선

VLSI

2025




$4F^2$ VG DRAM

(미등록 출원)

2023.12.29 / KR 10-2025-0104700 A

NEXT




십자형 수평 더블 WL + 수직 BL 3D DRAM

4F² 2D DRAM VG & 노치형 더블 수평 WL 수직 BL
Si/SiGe Epitaxy Growth, IGZO 연구 병행

구조 - 확정
채널 형성 - 후속 연구

Past


2010.11.11(비유효데이터)
KR 10-1820022 B1



4F² 2D DRAM
2D VCT

2017


KR 10-2600110 B1



1T1C 1T0C / GAA / 공통 드레인 라인
계단형 연장부 구조 / 차폐라인 도입 / IGZO
에어갭 삽입 / 플라즈마 에칭 / 수직 WL 수평 BL

2018


KR 10-2019-0113192 A



1T1C 2T1C / 실린더형 TR
에피택시 성장
수평 WL 수평 BL / 수평 WL 수직 BL

2019


US 11164872 B1



2T0C, 3T0C, 3T1C
자기 정렬 에치백 / 미러형 구조
더블 게이트 (더블 워드라인) / 매립 게이트

2020


KR 10-2021-0103143 A



1T0C thyristor DRAM
페루프 구조 / FINFET 삼중 게이트
스핀온 유전체 증착
매립형 스페이서 캡핑패드

2021


US 11832434 B2



양면 래핑 CAP / 디커플링 CAP
버퍼층 삽입 / 수직 채널 구조
더블 일함수 전극 구조 / 노치형 WL

2022


US 12131794 B2




WL 물결 측벽
계단 구조 WL 멀티플렉싱

Vision

2023 IEEE IMW




2024 VLSI



VS-DRAM / VCT / VS-CAT
VG / VTFET 3D DRAM


2025 VLSI



TREND


IEEE IMW

2023




VLSI

2024



VLSI

2025



NEXT



셀 구조 / 채널 형성 방법 中 하나를 확정하여 연구 진행 중

최근 연구 기반 → 상용화 시 성능, 신뢰성 및 안정성에 집중 필요

초고적층에 동반되는 열 관리, 전기적 손실 해결 등 미래 지향적 R&D 전략 필요

CHAPTER

04

특허 전략 수립

- ▶ 기업 선정
- ▶ R&D 전략 제시

▣ [참조 사항]

- (1) 특허 분석을 통해 향후 전개될 기술 개발 방향을 전망하고, 각 기업들이 어느 분야에 중점적으로 주목하고 있는지 정리해보는 것이 바람직함
- (2) 향후 전망에 대한 이해를 토대로, 유망 분야 또는 공백 분야에 대한 R&D 전략을 제시해 볼 것. 예컨대, 특허 분석 과정에서 도출된 주요 출원인 중 하나를 임의로 선정하여, 해당 기업의 R&D 전략을 제시해 보는 방법을 생각해 볼 수 있음




역량, 연구 현황, 목표 등
기업의 입장에서 생각 !

특허 및 Trend 분석을 바탕으로 기업 선정



- ✓ 채널 형성 방법 (SEG / IGZO) 연구 병행
- ✓ 특정 셀 구조를 바탕으로 5단 적층 제품 수율 공개
- ✓ 3D DRAM에 대한 비전 공개
- ✓ 2025년도 1, 2분기 실적 우수



- ✓ IGZO 채널 형성연구 주력
- ✓ 2T0C 구조 / 구체화 X
- ✓ 2030년 상용화 목표



- ✓ 채널 형성 방법 (SEG / IGZO) 연구 병행
- ✓ 특정 셀 구조를 바탕으로 5단 적층 제품 수율 공개
- ✓ 3D DRAM에 대한 비전 공개
- ✓ 2025년도 1, 2분기 실적 우수



연구 방향성 확립 필요



경쟁사의 위협적인 동향



지속 가능한 역량 및 현황

채널 형성 방법

1 Si/SiGe Epitaxy Growth (SEG) RPCVD

- band gap 감소
- TR 차단 주파수 향상
- 인장 응력-이동도 상승
- 포화전류 증가
- 응답 속도 개선
- 결정성 우수

고온/고압으로 인한
격자 부정합 발생

높은 비용
공정의 복잡성

OR

2 IGZO ALD

- 낮은 비용
- 누설 전류 해결
- Si/SiGe 대체 소재

기존 시스템 통합시
호환성 신뢰성 문제

문턱 전압 밀림
변동 가능
수소 민감성
이동도 제한

최신 연구 논문 예시


출처

K. S. Choi et al., "A Three Dimensional DRAM (3D DRAM) Technology for the Next Decades," in Proc. 2024 IEEE Symp. **VLSI Technology and Circuits (VLSI)**, 2024, pp. 1-2,

내용

VBL + 십자형 더블 HWL + 더블 게이트
Si/SiGe Epitaxy Growth (SEG) Channel
Cell-on-Peri / 하이브리드 본딩 - 5층 셀 통합

그림



해당 구조를 사용하여 수율 발표

SK하이닉스 "3차원 D램 수율 56%"...꿈의 메모리 '가속'


입력 2024-06-23 16:37:42 수정 2024-06-23 19:18:58 검색용 기사

23일 업계에 따르면 SK하이닉스는 16일(현지 시간)부터 20일까지 미국 하와이에서 열린 세계적인 반도체 학회 'VLSI 2024'에서 3D D램에 관한 연구 논문을 발표했다.

SK하이닉스는 이 논문에서 5단으로 쌓은 3D D램의 제조 수율이 56.1%를 기록했다고 설명했다. 한 개의 테스트 웨이퍼에 약 1000개의 3D D램을 만들었을 때 약 561개의 양품이 나왔다는 것이다. SK하이닉스는 실험용 3D D램이 현재 범용으로 쓰이고 있는 2D D램과 유사한 특성을 보였다는 데이터도 소개했다. SK하이닉스가 3D D램 개발에 대해 언급한 적은 있지만 구체적인 수치와 동작 특성을 공개한 건 이번이 처음이다.

3D DRAM Yield

- Chip level operation of 3D DRAM was successfully demonstrated



<T17.3> 2024 IEEE VLSI Symposium on Technology and Circuits Slide 27

SK하이닉스의 3D D램 테스트 웨이퍼 수율. 사진=VLSI 2024 SK하이닉스 발표 자료

최신 연구 특허 예시

출원 번호

KR 10-2025-0104700 A

발명의 명칭

반도체 장치 및 그 제조 방법

출원일

2023.12.29

출원인

에스케이하이닉스 주식회사

법적 상태

출원 (공개특허)


출원 국가

KR

분류 코드

[AAB]

대표 도면



채널 형성 방법

1 Si/SiGe Epitaxy Growth (SEG) RPCVD

band gap 감소
TR 차단 주파수 향상
인장 응력-이동도 상승
포화전류 증가
응답 속도 개선
결정성 우수

고온/고압으로 인한
격자 부정합 발생
높은 비용
공정의 복잡성

OR

2 IGZO ALD

낮은 비용
높은 공정 호환성
Si/SiGe 대체 소재

기존 시스템 통합시
호환성 신뢰성 문제
문턱 전압 밀림
변동 가능
수소 민감성
이동도 제한

최신 연구 논문 예시


출처

K. S. Choi et al., "A Three Dimensional DRAM (3D DRAM) Technology for the Next Decades," in Proc. 2024 IEEE Symp. **VLSI Technology and Circuits (VLSI), 2024**, pp. 1–2,

내용

VBL + 십자형 더블 HWL + 더블 게이트 구조의 우수성
Si/SiGe Epitaxy Growth **(SEG) Channel**
Cell-on-Peri / 하이브리드 본딩 - 5층 셀 통합

그림



해당 구조를 사용하여 수율 발표

SK하이닉스 "3차원 D램 수율 56%"...꿈의 메모리 '가속'

입력 2024-06-23 16:37:42 수정 2024.06.23 19:18:58 강해령 기자

23일 업계에 따르면 SK하이닉스는 16일(현지 시간)부터 20일까지 미국 하와이에서 열린 세계적인 반도체 학회 'VLSI 2024'에서 3D D램에 관한 연구 논문을 발표했다.

SK하이닉스는 이 논문에서 5단으로 쌓은 3D D램의 제조 수율이 56.1%를 기록했다고 설명했다. 한 개의 테스트 웨이퍼에 약 1000개의 3D D램을 만들었을 때 약 561개의 양품이 나왔다는 것이다. SK하이닉스는 실험용 3D D램이 현재 범용으로 쓰이고 있는 2D D램과 유사한 특성을 보였다는 데이터도 소개했다. SK하이닉스가 3D D램 개발에 대해 언급한 적은 있지만 구체적인 수치와 동작 특성을 공개한 건 이번이 처음이다.

3D DRAM Yield

- Chip level operation of 3D DRAM was successfully demonstrated



<T17.3> 2024 IEEE VLSI Symposium on Technology and Circuits Slide 27

SK하이닉스의 3D D램 테스트 웨이퍼 수율. 사진=VLSI 2024 SK하이닉스 발표 자료

최신 연구 특허 예시

발명의 명칭

반도체 장치 및 그 제조 방법

출원 번호

10-2025-0104700 A

출원일

2023.12.29

출원인

에스케이하이닉스 주식회사

법적 상태

출원 (공개특허)


출원 국가

KR

분류 코드

[AAB]

대표 도면



채널 형성 방법

1. 경쟁사의 2030년 상용화 목표

출처

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

상용화 목적

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

내용

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

그림

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

채널 형성 방법

2. IGZO 소재의 시스템 통합 문제

출처

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

상용화 목적

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

내용

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

그림

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

채널 형성 방법

3. SEG는 수율 공개 등 상용화에 근접함

출처

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

상용화 목적

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

내용

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

그림

출원 번호

출원일

출원인

법적 상태

출원 국가

분류 코드

대표 도면

OR

SEG 방식의 단점을 보완 하는

R&D 전략을 제시하자!

1

Si/SiGe Epitaxy Growth (SEG) RPCVD

- band gap 감소
- TR 차단 주파수 향상
- 인장 응력-이동도 향상
- 포화전류 증가
- 응답 속도 개선
- 결정성 우수

- 고온/고압으로 인한 높은 비용
- 공정의 복잡성

출처
"Threshhold Voltage Threshold Drift in Decades," in Proc. 2024 IEEE Symp. VLSI Technology and Circuits, 2024, pp. 1-2,

출원 번호
KR 10-2025-0104700 A
발명의 명칭
반도체 장치 및 그 제조 방법

2



IGZO ALD


- 낮은 비용
- 높은 공정 호환성
- Si/SiGe 대체 소재

- 기존 시스템 통합시 호환성 신뢰성 문제
- 문턱 전압 밀림
- 변동 가능
- 수소 민감성
- 이동도 제한

그림
해당 구조를 사용하여 수율 발표
SK하이닉스 "3차원 D램 수율 56%"...꿈의 메모리 '가속'
발표 2024.06.23 15:31:42 수량 2024.06.23 15:31:42 공개일 7일
33일 만에 공개된 SK하이닉스는 16일(현지 시간)부터 30일까지 미국 하와이에서 열린

출원 번호
출원일
출원인
법적 상태
출원 국가
분류 코드
대표 도면





3D DRAM 채널 Si/SiGe Epitaxy Growth RPCVD
과정에서 가장 큰 **문제점?**



고적층시 발생하는
열적/기계적 **결함**으로 인한 **격자 부정합**

구조적 해결 방안


성장기 단계의 기술 시장
경쟁사 상용화 시점 임박



SK 하이닉스가 연구해온
셀 구조를 유지


출원 번호 10-2019-0024083


핵심 특허 예시



출원 번호 10-2025-0104700 A

최신 연구 특허 예시





3D DRAM 채널 Si/SiGe Epitaxy Growth RPCVD
과정에서 가장 큰 **문제점?**



고적층시 발생하는
열적/기계적 **결함**으로 인한 **격자 부정합**

공정적 해결 현황

공정 전 Si와 SiGe 사이에 얇은 버퍼층 삽입

! 얇은 두께로 고적층시 **결함 차단 효과 미미**
두께를 증가시키면 셀 집적도 감소

공정 후 열 어닐링

! 매 층마다 어닐링 - 소요 시간 증가 - 복잡성 심화 - **생산성 저하**
열처리 - Trade-off 발생 : 기판 및 박막에 **열 손상 및 변형** 유발

공정 전후 계측 장비 활용

인피니티시마, SK하이닉스 D램 공정에 첨단 계측장비 공급

| 통상적인 AFM 대비 10배 빠른 속도로 이미지 생성 가능

인피니티시마(Infinitesima)는 SK하이닉스 양산 라인에 '메트론(Metron) 3D'
300mm 인라인(in-line) 웨이퍼 계측 시스템을 공급했다고 9일 밝혔다.



공정 중 발생하는 결함
즉각적인 해결 어려움



3D DRAM 채널 Si/SiGe Epitaxy Growth RPCVD


과정에서 가장 큰 문제점?



공정 후 열 어닐링

매 층마다 어닐링 - 소요 시간 증가 - 복잡성 심화 - 생산성 저하
고온 어닐링 반복 - 기판 및 박막에 열 손상 및 변형 유발


공정 전후 계측 장비 활용



실시간 결함 피드백
공정 R&D 전략 수립

고적층시 발생하는
열적/기계적 결함

결함에 대한
근본적인 해결 어려움



**“ Real-Time ”
Feedback
Closed-Loop**



선행 연구 특허

출원인	APPLIED MATERIALS, INC	출원일	2022.04.08
출원번호	US 12385159 B2	법적 상태	등록
발명의 명칭	In-situ epi growth rate control of crystal thickness micro-balancing sensor		
내용			
[0018] 상기 성장 속도 센서는 석영 결정 필름 두께 모니터이고 상기 성장 속도 센서 상의 필름 두께의 측정을 가능하게 한다. 성장 속도 센서 상의 막 두께는 프로세스 챔버 내의 기판 상의 성장 속도와 동일시된다. 상기 두께 측정은 ... 공정 제어를 조정하고 상기 기판에 걸친 필름 성장을 개선하기 위해 사용될 수 있다 [0073] 성장 모니터들(310)은 유리하게는 제1 기판이 프로세싱되는 동안, 가열 및 가스 흐름과 같은 프로세스 조건들의 조정을 가능하게 한다			

에피택시 증착 공정 중 챔버에서 in-situ
주파수 변화 측정 - 두께/성장률 파악 - 공정 제어 피드백
구현 가능성 파악



선행 연구 특허

출원인

출원번호

발명의 명칭

APPLIED MATERIALS, INC

US 2025-0251280 A1

IN-SITU REFLECTOMETRY FOR REAL-TIME SELECTIVITY MONITORING

출원일

법적 상태

2024.06.11

출원 (심사중)

내용

[0002] 실시간 프로세스 모니터링... 특히 실시간 선택성 모니터링을 위한 인-시츄 반사 측정법

[0026] 프로세싱 동안, 기판으로부터의 광을 모니터링... 선택성 등 특성 결정

[0057] 변경이 검출되면, 제어기(196)는 프로세싱 조건들을 변경하여 프로세스를 선택적 증착으로 다시 시프트

[0082] 신호가 비선택으로 시프트하면 공정 가스 유량, 램프 전원, 온도, 시간, 압력 등을 조정될 수 있다


인-시츄 반사측정(ISR)

막의 선택성(선택적↔비선택적)을 실시간 추적

공정 조건을 조정하는 페루프 구현 가능성 파악



선행 연구 논문



광학센서(SE + RDS) + 가스센서 (QMS)를 **동시에 사용한**
III-V 반도체의 MOVPE 성장 **in-situ** 모니터링
'실시간 피드백 제어 가능한 수준의 계측 성능을 확보'

➡ **인시츄 모니터링 - 실시간 피드백 가능성 파악**



선행 연구 특허


출원인	ASM AMERICA, INC	출원일	2009.11.17
출원번호	US 8367528 B2	법적 상태	등록
발명의 명칭	Cyclical epitaxial deposition and etch		

내용
[0002] 본 출원은 주기적 에피택셀 증착 및 에칭의 방법에 관한 것이다.
[0083] 에천트 상 동안, HCl 에천트는 약 200 sccm에서 계속 유동하고, 게르만 은 50-100 sccm, He 캐리어 가스는 약 2 slm으로 유동한다.
[0084] 에칭 페이즈에 이어서, 퍼지 스테이지 3 및 4가 일어난다... 퍼지 4에서 He를 10 slm까지 램프업하고, 증착 및 에칭의 추가 사이클이 일어날 준비가 된다. 일부 실시예에서 퍼지 4 후 2초 이하의 전이 기간 뒤에 증착으로 복귀한다.

[0033], [0034], [0039], [0055], [0071]–[0076], [0079]–[0084], 표 A/B

➡ Si/SiGe Epitaxy Growth RPCVD 과정 해당

목표 공정에서 CDE를 통한 결함 치유 구현 가능성 파악



세팅 구체화

- ☒ HCl, H₂/He 상시 주입
- ☒ 가스 센서 : HCl, He 등 가스 유량 실시간 모니터링
- ☒ 광학 센서 : 두께, 온도, 웨이퍼 곡률 등 실시간 파악



공정 구체화


- ☒ 결함 감지 : ISR - 반사 신호 변화 감지
- ☒ HCl 에칭 : 결함 제거
- ☒ H₂/He 표면 안정화

S strength

각 과정의 선행 연구 특허 및 논문 존재
기존 공정 대비 생산성 증가
차세대 반도체 시장 경쟁력 강화

O opportunity

유망 / 공백 기술 선점
파트너십 기회 확대
연구 → 양산 단계의 시발점



weakness W

센서-공정 간 스케일 불확실
모델링 복잡성

threat T

통합 연구의 불확실성
초기 투자비용의 위험 부담

S


strength

각 과정의 선행 연구 특허 및 논문 존재
기존 공정 대비 생산성 증가
차세대 반도체 시장 경쟁력 강화

O

opportunity

유망 / 공백 기술 선점
파트너십 기회 확대
연구 → 양산 단계의 시발점



W

weakness

센서-공정 호환 및 영향력 불확실
계측으로 인한 공정 STEP 증가

T

threat

기존 연구 통합 과정의 위험 부담
ROI(Return on Investment) 미달 위험

위험 부담 완화 전략



1 경제/안정성 평가 진행

- ☒ 기존 공정 대비 비용 평가
- ☒ 연속 몇단까지 루프를 돌릴 수 있는지
- ☒ 고적층시 defect 데이터 파악 및 분석




전체 과정이 아닌 특정 순간만 적용
경제성 확보 및 공정 단순화

통합 시스템에 대한 특허 선점
향후 양산 가능성 확보

위험 부담 완화 전략


weakness **W**

센서-공정 호환 및 영향력 불확실
계측으로 인한 공정 STEP 증가



threat **T**

기존 연구 통합 과정의 위험 부담
ROI(Return on Investment) 미달 위험



2 계측 장비사와의 협약



Filmetrics F30
(광학 - 증착률·두께 in-situ)

Process Probe 1530/1535/1630
(웨이퍼 온도 in-situ)

3 대학교와의 협력 연구

협력 출원인	등록 특허
SK 하이닉스 x KAIST	129
SK 하이닉스 x 서울대학교	207
SK 하이닉스 x 고려대학교	51
SK 하이닉스 x 연세대학교	85



초기 투자 비용 감소

공정 리스크 감소

Q&A



부록



출제 문제 “적층형(3D) DRAM 기술” 특허맵 및 특허 전략 제시

■ [기술 또는 문제에 대한 간단한 배경설명]

적층형(3D) DRAM 기술은 기존 평면(2D) DRAM의 구조적 한계를 극복하고 메모리 집적도를 획기적으로 향상시키기 위해 고안된 차세대 메모리 기술이다. 이 기술은 3D NAND 플래시 메모리와 유사하게 메모리 셀을 수직으로 적층(stack)하는 방식을 적용하며, 동일한 실리콘 웨이퍼 면적 내에서 더 많은 데이터를 저장할 수 있도록 설계되었다.

전통적인 DRAM은 2D 평면 상의 캐패시터와 트랜지스터를 기반으로 동작하지만, 3D DRAM은 이 구조를 여러 층으로 쌓아 올려 공간 효율성을 극대화한다. 이를 통해 더 높은 집적도, 저전력 소비, 고속 데이터 처리가 가능해진다.

그러나, 3D DRAM 구현에는 적층 공정의 복잡성, 그리고 리프레시 주기 관리와 같은 기술적 과제가 동반될 수 있다. 이러한 난제를 해결하기 위한 연구는 계속 진행 중이며, 3D DRAM은 차세대 메모리 솔루션으로 고성능 컴퓨팅(HPC), AI, 데이터 센터와 같은 분야에서 널리 활용될 잠재력을 가지고 있다.

이 기술은 현재 초기 연구 단계에 있으며, 주요 반도체 기업들이 관련 특허를 출원하고 기술 개발을 가속화하고 있다.

■ [문제]

적층형(3D) DRAM과 관련된 구조/공정 기술에 대한 특허 조사 및 분석을 실시하고, 특허 운영 전략을 제시하시오.

■ 세부과제

1. 적층형(3D) DRAM 구조/공정 관련 특허의 기술을 분류하고, 각 기술분류 별 장/단점 분석, 출원인 별(주요 출원인 최대 7개 업체로 한정, 주요 출원인으로 선정한 이유 기재 필요) 및 국가 별 특허 동향 등을 분석 (구체적인 분석 항목들은 적절히 조정해도 무방함)
 2. 각 기술분야 별 핵심 특허(등록특허로 한정하되, 미등록특허인 경우 등록가능성 고려하여 선정)를 선정하고 이유 기재
 3. 기술 흐름도 및 특허 동향 분석을 통해 향후 기술개발 Trend 예측
- ※ 정량분석 시, 키워드 및 검색식 기재할 것

■ [참조 사항]

- (1) 특허 분석을 통해 향후 전개될 기술 개발 방향을 전망하고, 각 기업들이 어느 분야에 중점적으로 주목하고 있는지 정리해보는 것이 바람직함
- (2) 향후 전망에 대한 이해를 토대로, 유망 분야 또는 공백 분야에 대한 R&D 전략을 제시해 볼 것. 예컨대, 특허 분석 과정에서 도출된 주요 출원인 중 하나를 임의로 선정하여, 해당 기업의 R&D 전략을 제시해 보는 방법을 생각해 볼 수 있음
- (3) 지식재산권 획득 전략은 기재하지 않음. 예컨대, 특정 기술에 대한 특허 제안이나 특정한 특허를 회피하는 전략은 기재하지 말 것
- (4) 메모리 셀을 수직으로 적층(stack)하는 방식과 관련된 기술 분석으로, 다음 기술은 분석대상 기술에서 제외함
 - Vertical gate + Vertical capacitance를 사용한 구조
 - 2D DRAM을 적층한 3D packaging 구조 (ex. 양산 제품에 적용되는 HBM)

■ [특허 조사 범위]

- 국가: 미국, 한국, 중국
- 기술분야: 적층형(3D) DRAM에 있어 메모리 셀을 수직으로 적층(stack)하는 방식과 관련된 구조/공정 기술
- 기간: 2010년 이후 출원된 특허 (출원일 기준)

출제 문제 '적층형(3D) DRAM 기술' 특허법 및 특허 전략 제시

■ [문제]

적층형(3D) DRAM과 관련된 구조/공정 기술에 대한 특허 조사 및 분석을 실시하고, 특허 운영 전략을 제시하시오.

■ 세부과제

1. 적층형(3D) DRAM 구조/공정 관련 특허의 기술을 분류하고, 각 기술분류 별 장/단점 분석, 출원인 별 주요 출원인 최대 7개 업체로 한정, 주요 출원인으로 선정한 이유 기재 필요) 및 국가 별 특허 동향 등을 분석 (구체적인 분석 항목들은 적절히 조정해도 무방함)
2. 각 기술분야 별 핵심 특허(등록특허로 한정하되, 미등록특허인 경우 등록가능성 고려하여 선정)를 선정하고 이유 기재
3. 기술 흐름도 및 특허 동향 분석을 통해 향후 기술개발 Trend 예측

※ 정량분석 시, 키워드 및 검색식 기재할 것

■ [참조 사항]

- (1) 특허 분석을 통해 향후 전개될 기술 개발 방향을 전망하고, 각 기업들이 어느 분야에 중점적으로 주목하고 있는지 정리해보는 것이 바람직함
- (2) 향후 전망에 대한 이해를 토대로, 유망 분야 또는 공백 분야에 대한 R&D 전략을 제시해 볼 것. 예컨대, 특허 분석 과정에서 도출된 주요 출원인 중 하나를 임의로 선정하여, 해당 기업의 R&D 전략을 제시해 보는 방법을 생각해 볼 수 있음
- (3) 지식재산권 획득 전략은 기재하지 않음. 예컨대, 특정 기술에 대한 특허 제안이나 특정한 특허를 회피하는 전략은 기재하지 말 것
- (4) 메모리 셀을 수직으로 적층(stack)하는 방식과 관련된 기술 분석으로, 다음 기술은 분석대상 기술에서 제외함
 - Vertical gate + Vertical capacitance를 사용한 구조
 - 2D DRAM을 적층한 3D packaging 구조 (ex. 알산 제품에 적용되는 HBM)

셀, 어레이 레벨의 적층 방식과 관련된 구조/공정 기술만을 집중 분석!

① 기술분류

② 국가별·출원인별 동향 분석

③ 주요 출원인 선정

④ 핵심 특허 선정


⑤ 기술 흐름도 작성

⑥ R&D 전략 제시


★회피성게, 특허 포트폴리오 수립 전략 등 지식재산권 획득 전략은 지양하여 R&D 전략 제시 위주의 답안 작성

▣ [참조 사항]

(3) 지식재산권 획득 전략은 기재하지 않음. 예컨대, 특정 기술에 대한 특허 제안이나 특정한 특허를 회피하는 전략은 기재하지 말 것



2D DRAM




출처: Applied materials

- 기존 평면 DRAM
- 미세화 한계




2.5D/3D packaging DRAM




출처: SK하이닉스 뉴스룸

- 인터포저/패키지 기판을 통한 고대역폭 연결
- HBM, HMC 등 TSV 기반 적층 (웨이퍼-웨이퍼, 다이-다이 등)




3D DRAM



출처: Applied materials

하나의 다이 위에서의
셀/어레이 적층



출처: JOURNAL OF THE ELECTRON DEVICES SOCIETY


2T1C

스토리지 T + 읽기 T

- 큰 읽기 전류 윈도우 확보 가능
→ 읽기 신뢰성 향상

- 0.2V 수준의 초저 쓰기 전압에서 동작 가능
→ 초저전압 구동 가능

KR 10-2741107 B1



3T1C


스토리지 T + 읽기 T + 쓰기 T

읽기 쓰기 분리 → 최적화된 동작 가능

전하량 증폭으로 **센싱 마진 및 신뢰성 향상**

[효과]

[0011] 본 발명의 기술적 사상에 의한 반도체 메모리 소자는 1 개의 메모리 셀 내에 3 개의 트랜지스터를 포함함으로써 메모리 셀에서 축적한 전하량을 증폭하여 비트 라인에 공급할 수 있다.




출처: Discover Nano

"Novel three-dimensional stacked capacitorless DRAM architecture using partially etched nanosheets for high-density memory applications"

"...eliminates the need for capacitors, thereby improving integration density and memory performance."

"...the PE NS 1T-DRAM device maintains over 89% of its SM and RT under various WL and BL disturbances, demonstrating robustness against these disturbances."



출처: IEEE

"Accelerator Design using 3D Stacked Capacitorless DRAM for Large Language Models"


"we propose to use the capacitorless 3D stackable DRAM... scalable in the vertical direction like 3D NAND Flash. A 3D DRAM can store much larger LLMs compared to conventional DRAM at higher density."

"capacitorless 3D stackable DRAM device... reported competitive DRAM memory characteristics such as read/write latency < 50 ns, endurance > 10¹⁰, and retention > 100 ms at 85 °C."

"...designed in the 3D NAND Flash-like CMOS-under-array (CUA) technology at 32 nm process node."

Capacitorless

커패시터의 부재로 집적도 높음
WL, BL간 간섭 완화
우수한 센싱 마진
3D NAND와 공정 호환 가능



Advantages

Capacitorless

Disadvantages

Footprint 대폭 감소
3D NAND 공정 호환성
종횡비 감소

[ABA]

수직 WL + 수평 BL

짧은 refresh 주기
낮은 기술 성숙도
수평 BL의 큰 capacitance

Footprint 대폭 감소
3D NAND 공정 호환성
장기적 고밀도 적층 유리

[ABB]

수직 WL + 수직 BL

짧은 refresh 주기
낮은 기술 성숙도
종횡비 증가

Footprint 대폭 감소
3D NAND 공정 호환성
종횡비 대폭 감소

[ABC]

수평 WL + 수평 BL

짧은 refresh 주기
낮은 기술 성숙도
신호 지연, 간섭 가능성



출원 시점	구간
2010 ~ 2013	1구간
2014 ~ 2017	2구간
2018 ~ 2020	3구간
2021 ~ 2023	4구간



기술 Life Cycle


출원 특허
출원인

성장기

기술 개발이 활발하게
이루어지는 시기

전체 기술 시장과 국가별 기술 시장
모두 1구간부터 4구간까지


출원 건수와 출원인의 수가 급격히 증가



BBC NEWS 코리아

뉴스 비디오 라디오 다운로드 TOP 뉴스

트럼프 '반도체 100% 관세 부과'...삼성전자, SK하이닉스 등 한국 기업 영향은?



GETTY IMAGES

트럼프 대통령이 "미국으로 들어오는 반도체에 100% 관세를 부과할 것"이라고 발표함에 따라 한국 반도체 업계도 긴장 상태다

삼성전자의 경우, 텍사스 오스틴 공장에서 비메모리 반도체를 생산하고 있다. 또한 370억 달러 (약 51조원)을 투입해 같은 주 테일러시에 첨단 파운드리 공장도 건설 중이다.

SK하이닉스는 인디애나 주에 38억7000만 달러 (약 5조4000억 원)을 투자해 고대역 폭메모리 패키징 공장을 지었다. 해당 공장은 2028년 가동할 것으로 보인다.

트럼프 대통령의 발언이 현실화되면 삼성전자와 SK하이닉스는 타격을 입을 수 밖에 없다.


그렇다면 트럼프 대통령이 반도체 100% 관세 부과 카드를 꺼내든 이유는 무엇일까.

안 전무는 "그야말로 미국에 투자하라는 것"이라고 설명했다.

"트럼프 대통령이 조건을 달았잖아요. '미국에 투자를 했거나 투자 계획을 갖고 있는 기업은 예외'라고요. 이러한 점으로 미루어 보았을 때 삼성전자나 SK하이닉스는 이번 에 언급한 반도체 100% 관세 부과에는 해당이 되지 않을 것으로 보입니다."

한편 트럼프 대통령이 세계 각국에 부과한 상호관세는 미국 동부시간 기준 7일 0시 1분을 기해 공식 발효됐다.


이에 따라 한국에도 15% 상호관세가 부과되었으며, 미국으로 수출하는 세계 각국의 제품에는 최저 10%에서 많게는 41%에 달하는 상호관세가 기존 관세에 추가로 적용 되게 됐다.



출원인별 시장확보지수(PFS)




피인용도지수(CPP) 차트



특허활동지수(AI)

점수 부여 결과

순위	PFS	CPP	AI
1	MICRON	MICRON	MONOLITHIC 3D
2	TSMC	MONOLITHIC 3D	MICRON
3	SK하이닉스	삼성전자	삼성전자
4	삼성전자	SK하이닉스	SK하이닉스
5	MONOLITHIC 3D	APPLIED MATERIALS	TSMC
6	APPLIED MATERIALS	CXMT	APPLIED MATERIALS
7	CXMT	INTEL	CXMT
8	서울대학교	TSMC	INTEL
9	TC Lab.	TC Lab.	서울대학교
10	INTEL	서울대학교	TC Lab.



정량 평가 결과

출원인	환산 점수
MICRON	9.7
MONOLITHIC 3D	8.3
삼성전자	7.7
SK하이닉스	7.3
TSMC	6
APPLIED MATERIALS	5.3
CXMT	4.3
INTEL	2.7
TC Lab.	2
서울대학교	1.7

출원인	[1]	[2]	[3]	분석요약
MONOLITHIC 3D INC.	13	3	1	관련 연구는 활발히 이루어지나, 소규모 특허 중심 비상장 기업
MICRON	13	7	6	최근 3D Packaging DRAM에 주력하고 있으나, 3D DRAM 연구 지속 가능성 충분함
삼성전자	15	10	10	관련 연구에 대한 미래지향적인 투자를 진행하며 강한 의지를 나타냄
SK하이닉스	15	10	9	본 분야에 대한 로드맵과 연구 성과를 자세히 공개하며 기술성과 시장성을 입증함
TSMC	6	6	8	메모리 제조는 진행하지 않으나 관련 특허를 보유한 대규모 Foundry 기업
APPLIED MATERIALS	6	6	7	메모리 제조는 진행하지 않으나 관련 특허를 보유한 장비, 공정 솔루션 기업
CXMT	15	8	4	본 분야에 대한 공격적인 투자와 연구를 바탕으로 급부상한 비상장 기업
INTEL	4	3	4	본 분야에 대해 지속적인 하향세를 보이며 타 분야 연구에 주력함
서울대학교	3	2	1	상업적 기술화·투자·시장 진출 사례 부족
TC Lab.	4	3	5	디스플레이, 태양광 등 비메모리 사업 추진

[1] 기술 분야 적합도(15점), [2] 성장성 및 지속가능성(10점), [3] 규모(10점)



업계에서는 실제 D램 성능을 좌우하는 집적도 측면에서 마이크론이 확실히 삼성전자를 앞섰다고 단언하긴 어렵다면서도, 적어도 메모리 3사의 선단 공정 기술력 격차는 이제 거의 사라졌다고 본다. 반도체 업계의 한 관계자는 “마이크론이 EUV 없이 여기까지 왔다면 원가와 수율 등 모든 면에서 큰 손해를 감수하고도 고객사인 엔비디아의 요구에 맞춰 공급한 것”이라며 “그야말로 ‘이 없이 잇몸’으로 들이 박은 셈”이라고 평가했다.

특히, 마이크론은 메모리 빅3 중 유일한 미국 회사라는 점에서 기술력을 확보한
마이크론의 상대적 이점은 향후 더 커질 수 있다. 반도체 제조 생태계를 미국 내에
조성하는 데 집중하고 있는 미 정부가 든든한 지원군 역할을 할 수 있기 때문.

만년 3등' 마이크론의 도박...'이 없이 잇몸으로' 삼성 제쳤다
2024.03.02 중앙일보

최정동 테크인사이츠 펠로우, 'SEMI SMC Korea 2023' 발표
미세 공정 한계 및 비용 증가 등으로 3D D램 필요성 대두
3D D램 경쟁에서 앞선 것은 마이크론, 특히 30여건으로 최다



최정동 테크인사이츠 펠로우가 SEMI SMC Korea 2023에서 메모리 기술 동향에 대해 발표하고 있다. <사진=노태민 기자>

2~3년내 3D D램 개발 본격화...셀 구조 정리될 것
2023.05.17 THEELEC



Abstract— In order to sustain DRAM scaling trajectory below 10nm node, it is indispensable to adopt innovative cell structures, advanced processes and novel materials such as IGZO. In this paper, we will discuss promising candidates for IGZO-based DRAM cell architecture including vertical channel transistor (VCT), vertically stacked cell array transistor (VS-CAT) and capacitor-less two transistors (2T0C), and recent advances in key technologies including IGZO deposition, gate stack engineering, contact resistance, and so on.

Keywords—DRAM, innovative cell structure, VCT, VS-CAT, 2T0C, IGZO, gate stack, contact resistance, thermal stability

수직 채널 트랜지스터(VCT), 수직 적층 셀 어레이 트랜지스터(VS-CAT), 커패시터 없는 2T0C(2T0C)를 포함한 IGZO 기반 DRAM 셀 아키텍처 연구

Exploring Innovative IGZO-channel based DRAM Cell Architectures and Key Technologies for Sub-10nm Node

Daewon Ha, Y. Lee, S. Yoo, W. Lee, M.H. Cho, K. Yoo, S.M. Lee, S. Lee, M. Terai, T.H Lee, J.H. Bae, K.J. Moon, C. Sung, M. Hong, D.G. Cho, K. Lee, S.W. Park, K. Park, B.J. Kuh, S. Hyun, S.J. Ahn, and J.H. Song Semiconductor R&D Center, Samsung Electronics Co. Ltd

삼성전자가 지난해 실적 부진 속에서도 시설투자와 연구·개발(R&D) 비용을 역대 최대 규모로 늘렸다.



삼성전자 평택캠퍼스 / 삼성전자

삼성전자가 11일 공시한 2024년 연간 사업보고서에 따르면 삼성전자는 2024년 시설투자로 53조6461억원을 집행했다. 역대 최대였던 2023년 53조1139억원보다 5300억원쯤 늘었다.

반도체(DS)부문에 46조2792억 원이 투입됐다. 대부분의 금액은 첨단공정 증설·전환과 인프라 투자에 들어갔다. 디스플레이(SDC)에서는 4조8351억원을 투자했다. 2023년 대비 두 배 증가한 투자 규모다.

R&D 투자는 35조215억원으로 2023년(28조 3528억원)보다 23.5% 증가했다. 매출액 대비 R&D 투자 비중은 11.6%로 사상 최대 수치다.

삼성전자는 연구개발에 대한 투자를 바탕으로 2024년 국내 특허 7804건, 미국 특허 9228건 등을 등록했다. 미국 특허는 2024년(8958건) 대비 270건 늘었다.

삼성전자, 2024년 시설투자 53.6조·R&D 35조 '역대 최대'
2025.03.12 조선일보



SK하이닉스가 고대역폭메모리(HBM) 시장에서의 강세를 기반으로 올해 1분기에 이어 2분기에도 삼성전자를 제치고 글로벌 D램 시장 1위 자리를 지켰다.

2일 시장조사업체 트렌드포스에 따르면 올해 2분기 전 세계 D램 시장 매출은 316억3000만달러(약 44조1200억원)로 전 분기 대비 17.1% 성장했다. 이는 D램 가격 상승과 견조한 출하량 증가세, HBM 수요 증가 영향이라고 트렌드포스는 분석했다.

2Q25 DRAM Vendor Revenue Rankings

Ranking	Company	Revenue (US\$M)			Market Share	
		2Q25	1Q25	QoQ	2Q25	1Q25
1	SK hynix	12,229	9,718	25.8%	38.7%	36.0%
2	Samsung	10,350	9,100	13.7%	32.7%	33.7%
3	Micron	6,950	6,575	5.7%	22.0%	24.3%
4	Nanya	341	219	56.0%	1.1%	0.8%
5	Winbond	183	146	24.9%	0.6%	0.5%
6	PSMC	20	11	86.4%	0.1%	0.04%
	Others	1,561	1,243	25.6%	4.9%	4.6%
Total		31,634	27,013	17.1%	100.0%	100.0%

Notes:
1. Average exchange rate for 1Q25—USD:JPY = 1:152.4; USD:KRW = 1:1,452.0
2. Average exchange rate for 2Q25—USD:JPY = 1:144.5; USD:KRW = 1:1,399.8
3. Company revenue figures include outsourced foundry work, while foundries exclude revenue from contract manufacturing.
Source: TrendForce, Sept. 2025



2분기 글로벌 D램 제조사 매출 및 점유율./트렌드포스 제공

SK하이닉스, 2분기도 삼성전자 제치고 D램 점유율 1위
2025.09.02. 조선일보

Abstract

Three dimensional structured DRAM technology has drawn huge attention recently for its potential to fulfill high speed operation and low power consumption. In this paper, 3D DRAM with vertical bit line (BL) architecture is introduced as a promising solution to overcome scaling limitation for future DRAM technology. Full chip integration with 5-layered cell stacked on peri-core wafer is successfully demonstrated for the first time, offering superior on-current performance and gate controllability. A novel process integration scheme using Si/SiGe sacrificial multilayers and hybrid wafer bonding technique is presented with excellent full chip operation of 3D DRAM.

Conclusions

As a candidate to provide higher array efficiency and bit density in sub 10nm DRAM technology, a novel 3D DRAM with vertical BL architecture is introduced with key fabrication techniques. 5 cell layers were successfully integrated on peri-core wafers, demonstrating full chip operation of 3D DRAM for the first time. FBE in 3D DRAM was effectively suppressed by junction optimization, yielding retention characteristics comparable to 2D DRAM.




Fig.2 (a) Conceptual illustration and cross-sectional TEM of 3D DRAM with vertical BL architecture

2024 IEEE Symposium on VLSI 발표

3차원 구조 DRAM 기술은 고속 동작과 저전력 소모라는 잠재력으로 최근 큰 주목을 받고 있다. 본 논문에서는 수직 비트 라인(BL) 구조를 가진 3D DRAM을 미래 DRAM 기술의 스케일링 한계를 극복할 유망한 솔루션으로 소개. 페리- 코어 주변 웨이퍼에 5층 셀을 적층한 풀칩 집적 기술을 최초로 성공적으로 시연하여 탁월한 온전류 성능과 게이트 제어성을 제공


A Three Dimensional DRAM (3D DRAM) Technology for the Next Decades

K.S. Choi; S.H. Kim; J.W. Seo; H.S. Kang; S.W. Chu; S.W. Bae R&D Division, SK hynix



II. 3D STACKABLE 1T1C DRAM ARCHITECTURE

Three-dimensional arrays architecture can definitely be considered as a breakthrough for fueling a further increase of the bit density. Fig. 1(a) shows schematic birds-eye view of 3D DRAM. In this architecture, the horizontal BLs are vertically stacked, and the WLs are perpendicular to the BLs to connect the vertically stacked access transistors. Top-down view of 3D-DRAM shows capacitors lie horizontally with large area footprint, as shown in Fig. 1(b). Therefore, it needs vertically stack a significant number of layers to compensate the area consumption of the capacitor. Note that the 3D stackable DRAM has the potential to be extended with dozens or even hundreds of layers, similar with 3D NAND.



- CXMT, 미중 갈등 속 빠르게 성장, 1분기 bit 기준 시장 점유율 6% 차지
- 2025년 생산량 전년 대비 50% 가까이 증가 전망, 4분기 DDR5와 LPDDR5에서 시장 점유율 확대 기대
- 다만, HKMG 공정 한계로 차세대 D램은 1b보다 1a 기반으로 제조될 가능성 높아
- 3D D램 혁신에 중점을 둔 공격적인 투자 및 증설 지속 예상

카운터포인트리서치(이하 “카운터포인트”)가 최근 발표한 2025년 1분기 메모리 보고서에 따르면, 2025년 CXMT의 D램 출하량 기준 시장 점유율은 1분기 6%에서 연말 8%까지 확대될 전망이다.

2023 IEEE International Memory Workshop (IMW)에서 발표한 논문으로 3D DRAM 구조와 집적 방식을 발표함

A 3D Stackable 1T1C DRAM: Architecture, Process Integration and Circuit Simulation

Meng Huang; Shufang Si; Zheng He; Ying Zhou; Sijia Li; Hong Wang
ChangXin Memory Technologies, Inc

가파른 중국 D램 성장세, 올해 생산량 전년 대비 50% 가까이 증가할 것
2025.06.20 counterpoint



DRAM 제조 3강 중 하나로, 2022년 CHIPS 법안 통과 이후 미국 내 대규모 생산라인 확장을 통해 향후 20년간 약 1000억 달러 이상 규모의 중장기 투자 계획을 밝히는 등 성장성과 시장지배력이 강화되고 있다. 그러나 유사한 역량의 삼성전자, SK하이닉스와 달리 MICRON은 과거 수년간 3D DRAM 연구에 대한 공식적인 전망을 제시하지 않았으며, 최근 HBM4 공급 개시를 통해 3D Packaging DRAM 분야에 주력하고 있음을 보여준다. 다만 2020년 전후로 다수의 3D DRAM 특허를 출원하였다는 점에서 향후 관련 분야 연구에 대한 지속이 가능하단 평가하였다. 이에 13점, 7점, 6점으로 모두 고르게 높은 점수를 부여하였으나, 최고점은 부여하지 않았다.



DRAM 기술 내재화 수준이 매우 높고, 최근 MEMCON 2024에서 로드맵을 발표하여 3D DRAM 개발을 공식화하였다. 해당 로드맵에 따라, 최근 VLSI 심포지엄에서 VCT (Vertical Channel Transistor)와 VS-CAT (Vertical Stacked-Cell Array Transistor)에 대한 연구 결과를 공개하며, 해당 분야에 대한 지속 가능성을 명확히 드러내고 있다. 또한 NRD-K와 같은 초대형 R&D 센터 설립, 연간 35조 원 규모의 연구 개발비 지출 등에서 기술 리더십과 성장 의지를 확인할 수 있다. DS부문 매출 및 시가 총액 기준으로 압도적인 1위를 기록하며, 모든 평가 항목에 최고점인 15점, 10점, 10점을 부여하였다.



3D DRAM 분야에서 최고 수준의 연구를 진행하고 있으며, 2024 VLSI 심포지엄에서는 5단 적층 3D DRAM의 수율을 공개하는 등의 연구 성과를 발표하는 등 실제 3D DRAM 구현력을 확보한 기업이다. 또한 2025 VLSI 심포지엄에서는 4F² VG 플랫폼과 3D DRAM에 대한 로드맵을 발표하며 기술 리더십 확보 및 시장 신뢰를 강화하였다. DRAM 매출 점유율 1위(36%), 공격적 R&D 투자 확대, 반도체 수요 증가의 수혜 등 기술성과 시장성이 동시에 입증되고 있어 15점, 10점, 9점으로 최고점에 가깝게 평가하였다.



2016년에 설립된 중국계 반도체 메모리 제조 전문 기업이며, 2020년 전후로 여러 DRAM 관련 기업과 라이선스 계약을 체결하며 저가 공세를 기반으로 세계 시장 점유율을 빠르게 확대하고 있다. 이후 IEEE, IEDM 등에서 3D DRAM 개발을 위한 기술적 가능성을 활발히 발표하였기에 기술 적합도 면에서 매우 긍정적으로 평가하였다. 2025년 생산량 급증과 DDR5 점유율 7~9% 달성 등 양산과 시장확장 병행이 예상된다. 다만 기업 규모는 제한적(비상장)으로 15점, 8점, 4점으로 평가하였다.



History

Monolithic 3D™ Inc. was founded and incorporated in 2009 by Zvi Or-Bach, a well-known Silicon Valley serial entrepreneur, under NuPGA. The mission of NuPGA was to develop Programmable Logic technology with density, speed, and power approaching the way, while developing improved FPGA technology, the NuPGA team discovered a path for practical monolithic 3D-ICs. From that this breakthrough and its many related innovations represented a paradigm shift for the entire semiconductor industry, Zvi Or-Bach, the CEO, changed the company strategy to focus on monolithic 3D-ICs, and renamed the company Monolithic 3D™ Inc. Monolithic 3D Inc. believes in collaborating with existing players in the industry to develop its technologies.

People



Zvi Or-Bach
President and CEO
[Biography](#)



Israel Beinglass, Ph.D.
CTO
[Biography](#)



Brian Cronquist
Vice President, Technology & IP
[Biography](#)



Albert K. Henning
Chief Scientist
[Biography](#)



- 모놀리식 3D IC 기술 전문
- 비상장 소규모 기업
- IP(지적재산권) 개발 및 라이선싱
- 사업 확장성 낮음
- 외부 투자 및 수익 구조 부재



3DFabric's Complete System Integration Portfolio

TSMC 3DFabric[®] is the Company's comprehensive family of 3D silicon stacking complements TSMC's advanced semiconductor technologies that unleashes c

Modern computing workloads brought packaging technologies to the forefront of performance, function, and cost. These workloads have also pushed product optimization approaches.

3DFabric provides ultimate flexibility to holistically design products as a mini-monolithic die.

TSMC 3DFabric® offers 3D silicon stacking and advanced packaging technology CoWoS® (Chip on Wafer on Substrate), and InFO (Integrated Fan-Out), to enable customer requirements for high performance, high compute density and

All diagrams, illustrations, and tables are for illustrative and illustrative purposes only.



CoWoS®

Best in breed performance for high performance nutrition solutions



InFO

Best cost/performance for high density,
terrestrial metropolitan mobile networks



TSMC SoliC®

Chiplets stacking with exceptional performance, form factor, and power saving

LEARN MORE 

어플라이드 머티어리얼즈, 반도체 혁신 가속화 위해 실리콘밸리에 수십억 달러 규모 연구개발(R&D) 플랫폼 발표

- EPIC 센터 설립 역사적 투자... 반도체 공정 기술 및 제조 장비 R&D 협업 위한 세계 최대 규모 최첨단 시설
- 칩 제조업체는 처음으로 장비 회사 R&D 랩 내 전용 공간 확보 가능... 제품 로드맵 가속화 위한 차세대 공정 및 장비에 대한 조기 접근 제공
- 대학 연구원은 새로운 EPIC 센터 및 어플라이드가 관리하는 대 **Well Positioned for Leading-Edge Foundry-Logic Inflections**
검증하고 업계가 필요로 하는 인재 개발 가능



어플라이드 머티어리얼즈 EPIC 센터



TRANSISTORS

- Transition from FinFET to Gate-All-Around (GAA) to grow Applied's transistor SAM from ~\$6B to ~\$7B*
- On track for >50% SAM share

WIRING

- Introduction of Backside Power Delivery (BPD) to grow Applied's wiring SAM from ~\$6B to ~\$7B*
- On track for >50% SAM share

Expect Applied revenues to grow by ~30% for the equivalent fab capacity'



- 규모 및 제조역량 높음
 - **파운드리** 서비스에 집중
 - 셀 기술 자체는 직접 관여X
- SolC, CoWoS 등 핵심 플랫폼 제공



- 최근 40억 달러 규모의 EPIC 센터 설립
- ALD, PVD 등 장비 기반 기업

"인텔, 사업 전체 매각 추진"... 주가 9% 급등

이선율 기자

입력 2025.01.19 13:15

극심한 경영난을 겪고 있는 미국 반도체 기업 인텔이 인수될



서울 용산구 인텔 통합 A/S 센터. / 뉴스1

[인터뷰] TCL, 한국 태양광 시장 진출... 세계 1위 웨이퍼 기반 고효율 모듈 공급

모듈 기업과의 경쟁 아닌 협력 강조, "함께 기술과 생산공정 발전시켜 제조비용 낮출 것"

정한교 기자 업데이트 2025.05.07 14:08 댓글 0

[인더스트리뉴스 정한교 기자] 또 하나의 글로벌 기업이 국내 태양광 모듈 시장에 진출했다. 그동안 한국 태양광 시장에 진출한 외산기업들과는 달리, 누구에게나 친숙한 기업이 한국 태양광 모듈 시장에 출사표를 던졌다. 바로 삼성전자와 LG전자에 이어 글로벌 TV 점유율 3위를 차지하고 있는 'TCL'이다.



TCL솔라 프랭크 장(Frank Zhang) 아시아태평양 총괄 매니저 [사진=인더스트리뉴스]



- DRAM 사업 철수
- NAND,SSD 사업 매각



서울대학교
SEOUL NATIONAL UNIVERSITY

- 상업적 기술화, 지속적 투자, 시장 진출 사례 등 부족



- 자회사 Mooresilicon 해산
- 비메모리 사업 집중 (디스플레이, 태양광 등)

	분류 코드	출원 번호	출원인		환산 총점
1	AAA	2018-11156224	Samsung Electronics Co.		95
2	AAB	10-2019-0024083	에스케이하이닉스 ^주		94
3	AAC	17/241860	Samsung Electronics Co.		83
4	AAD	2025-10281055	Changxin Technology Group Co.		64
5	ABA	16/115693	Samsung Electronics Co.		85
6	ABB	10-2018-0035542	에스케이하이닉스 ^주		76
7	ABC	2019-80091902	MICRON TECHNOLOGY INC		83
8	ACA	16/112133	MICRON TECHNOLOGY INC		80
9	ADA	16/991661	Samsung Electronics Co.		69
주요 특허 중간값			67	주요 특허 평균	65



발명의 명칭	Semiconductor memory device
출원일	2018.09.26
출원인	삼성전자
등록일	2023.10.10
출원 국가	CN
법적 상태	등록
분류 코드	[AAA]

총점

95

정량 지표	값	점수
패밀리 특허 수	11	15
패밀리 국가 수	7	15
피인용 수	20	15
청구항 수	22	10


레이더 차트



대표 청구항

평면을 포함하는 주변 구조물;상기 주변 구조물의 평면으로부터 수직 배향된 비트라인; 상기 주변 구조물의 평면으로부터 수직 배향된 플레이트라인; 및 상기 비트라인과 플레이트라인 사이에서 수평적인 배열로 위치하는 트랜지스터 및 캐패시터를 포함하는 메모리셀을 포함하되, 상기 트랜지스터는, 상기 비트라인과 캐패시터 사이에서 상기 주변 구조물의 평면에 대해 평행하도록 수평 배향된 활성층; 및 상기 활성층을 사이에 두고 수직하게 적층되며, 상기 활성층에 대해 교차하도록 연장된 한 쌍의 라인 형상 워드라인을 포함하는 메모리 장치.

대표 도면



정성 평가

1. 수직 워드라인(VWL)이 반도체 패턴(SP)를 감싸는 GAA(Gate-All-Around) 트랜지스터 구조 활용
2. 수평 비트라인(HBL)이 수직 적층된 SP들을 연결
3. 실리콘(Si), 게르마늄(Ge), 실리콘 게르마늄(Si/Ge)을 SP 및 반도체층(SL)의 재료로 사용

GAA는 FinFet 이후 대부분의 3D DRAM에서 적용되어, 향후 2,3세대까지 발전 가능성이 있기에 시장 동향 적합도에 높은 점수 부여 VWL+HBL 구조 및 Si/Ge 또한 3D DRAM에서 주로 활용되는 구조 및 재료이기에 기술 혁신도에 높은 점수 부여[12]

정성 지표	평가	점수
시장 동향 적합도	A	15
기술 혁신도	A	15
주요 출원인 평가	O	10




발명의 명칭	Semiconductor memory device
출원일	2018.04.27
출원인	삼성전자
등록일	2023.07.04
출원 국가	US
법적 상태	등록
분류 코드	[AAC]

총점

83

정량 지표	값	점수
패밀리 특허 수	6	10
패밀리 국가 수	6	15
피인용 수	10	10
청구항 수	20	8


레이더 차트



대표 청구항

반도체 메모리 장치: 제 1 방향으로 연장되는 비트 라인; 상기 비트 라인 상의 채널 패턴, 상기 채널 패턴은 서로 마주보는 제 1 수직 부분과 제 2 수직 부분 및 상기 제 1 수직 부분을 상기 제 2 수직 부분과 연결하는 수평 부분을 포함한다; 제 1 워드 라인 및 상기 수평 부분 상에 그리고 상기 제 1 수직아닝 부분 및 상기 제 2 수직 부분 사이에 제공된 제 2 워드 라인, 상기 제 1 워드 라인과 상기 제 2 워드 라인은 상기 비트 라인과 교차하는 제 2 방향으로 연장한다; 및 상기 제 1 워드 라인과 상기 채널 패턴 사이 그리고 상기 제 2 워드 라인 및 상기 채널 패턴 사이에 제공된 게이트 절연 패턴, 여기에서 상기 채널 패턴의 상기 수평 부분은 상기 비트 라인과 실질적으로 평행하다.

대표 도면



정성 평가

- 1. 수평 워드라인(HWL) + 수평 비트라인(HBL)
- 2. 수직 채널 트랜지스터(VCT) 및 더블 게이트 트랜지스터 구조
- 3. IGZO 소재의 채널 패턴

현재 활발하게 연구되고 있는 VCT 및 IGZO 소재를 활용한다는 점에 시장 동향 적합도와 기술 혁신도 모두 높은 점수 부여

정성 지표	평가	점수
시장 동향 적합도	A	15
기술 혁신도	A	15
주요 출원인 평가	O	10



발명의 명칭	Semiconductor device
출원일	2021.03.18
출원인	에스케이 하이닉스
등록일	2023.04.18
출원 국가	US
법적 상태	등록
분류 코드	[AAD]

총점

64

정량 지표	값	점수
패밀리 특허 수	3	8
패밀리 국가 수	3	10
피인용 수	4	8
청구항 수	20	8


레이더 차트



대표 청구항

반도체 장치: 기판 위 제 1 방향을 따라 수직으로 적층되고 상기 제 1 방향과 교차하는 제 2 방향을 따라 수평 연장되는 복수의 활성층; 상기 활성층의 각각의 제 1 측면에 결합되고 상기 제 1 방향과 상기 제 2 방향과 교차하는 제 3 방향으로 수평 연장되는 복수의 비트 라인; 상기 활성층의 각각의 제 2 측면에 결합된 복수의 커패시터; **상기 활성층을 통해 상기 제1 방향을 따라 수직으로 연장되는 워드 라인; 상기 워드 라인의 상단에 결합된 상부 레벨 상호 연결; 및 상기 워드 라인의 하단에 결합된 하부 레벨 상호 연결.**

대표 도면



정성 평가

1. 복합 워드라인(WL) + 수평 비트라인(BL)

복합 방향의 WL 구조는 충분히 추가 연구 가치가 있으며 기술 혁신을 이끌어낼만하나 **현 시장 트렌드에 완전히 부합하지 않음**

정성 지표	평가	점수
시장 동향 적합도	C	5
기술 혁신도	A	15
주요 출원인 평가	O	10




발명의 명칭	Semiconductor memory device
출원일	2018.08.29
출원인	삼성전자
등록일	2019.11.05
출원 국가	US
법적 상태	등록
분류 코드	[ABA]

총점

85

정량 지표	값	점수
패밀리 특허 수	6	10
패밀리 국가 수	5	15
피인용 수	33	15
청구항 수	20	10


레이더 차트



대표 청구항

다음에 포함하는 반도체 메모리 장치. 기판, 상기 기판 상에 수직으로 적층된 복수의 층을 포함하는 스택을 포함하며, 상기 복수의 각 층은 제 1 방향으로 연장되는 반도체 패턴과 상기 반도체 패턴 중 적어도 하나에 연결되고 상기 제 1 방향과 교차하는 제 2 방향으로 연장되는 제 1 전도성 라인을 포함한다. 상기 스택을 관통하기 위해, 상기 제 1 및 제 2 방향에 수직인 제 3 방향으로 연장하는 제 2 전도성 라인과 제 3 전도성 라인, 여기에서 상기 반도체 패턴은 상기 복수의 층 중 제 1 층의 제 1 방향으로 인접하고 서로 이격된 제 1 반도체 패턴 및 제 2 반도체 패턴을 포함한다. 상기 제 3 방향으로 상기 제 1 반도체 패턴에 의해 수직으로 중첩되는 상기 복수의 층 중 제 2 층에 제 3 반도체 패턴 상기 게이트 절연 층은 상기 제 2 도전 라인과 상기 제 1 및 제 3 반도체 패턴 사이에 있는 게이트 절연층을 포함한다. 그리고 상기 제 3 전도성 라인은 사이이다. 상기 제 1 및 제 2 반도체 패턴에 공통으로 연결된다.

대표 도면



정성 평가

- 1. 수직 워드라인(VWL) + 수평 비트라인(HBL)
- 2. capacitorless 1T Thyristor + 플로팅 바디 채널
- 3. GAA(Gate-All-Around) + 수직 공통 드레인 라인

GAA방식의 VWL + HBL 구조는 시장 동향에 부합하나, common Drain Line를 사용한 1TOC Thyristor는 실현 가능성 및 영향력이 높으나 시장 동향에는 부합하지 않으므로 기술 혁신도에 높은 점수를, 시장 동향 적합도에는 중간 점수 부여

정성 지표	평가	점수
시장 동향 적합도	B	10
기술 혁신도	A	15
주요 출원인 평가	O	10




발명의 명칭	반도체 메모리 소자, 이의 구동 방법 및 이의 제조 방법
출원일	2018.03.28
출원인	에스케이 하이닉스
등록일	2019.10.08
출원 국가	KR
법적 상태	등록
분류 코드	[ABB]

총점

76

정량 지표	값	점수
패밀리 특허 수	5	8
패밀리 국가 수	2	10
피인용 수	5	8
청구항 수	39	15


레이더 차트



대표 청구항

공통 반도체 층을 따라 배열된 복수의 메모리 셀 트랜지스터들을 포함하는 반도체 메모리 소자로서, 각 메모리 셀 트랜지스터는, 상기 공통 반도체 층에 형성된 제 1 소스/드레인 영역 및 제 2 소스/드레인 영역; 상기 제 1 소스/드레인 영역과 상기 제 2 소스/드레인 영역 사이의 상기 공통 반도체 층의 일부 상에 형성된 게이트 스택; 및
상기 공통 반도체 층의 상기 일부 내에 정의되고 하전 상태에 따라 상기 메모리 셀 트랜지스터의 문턱 전압 및 채널의 컨덕턴스를 조절하는 전기적 플로팅부를 포함하며, 상기 복수의 메모리 셀 트랜지스터들은 상기 공통 반도체 층을 따라 서로 직렬 연결된 메모리 스트링을 제공하는 반도체 메모리 소자.

대표 도면



정성 평가

- 1. 수평 워드라인(HWL) + 수직 비트라인(VBL)
 - 2. 1T0C 플로팅 바디 채널 활용
- 전형적인 HWL + VBL 1T0C 구조라는 점에서, 시장 trend에 부합한다고 판단. 일반적인 경우로서 영향력이 어느정도 존재한다는 판단 하에 기술 혁신도에 중간 점수 부여

정성 지표	평가	점수
시장 동향 적합도	A	15
기술 혁신도	B	10
주요 출원인 평가	O	10




발명의 명칭	MEMORY DEVICE HAVING SHARED READ/WRITE DATA LINE FOR 2-TRANSISTOR VERTICAL MEMORY CELL
출원일	2019.12.23
출원인	마이크론
등록일	2025.01.07
출원 국가	CN
법적 상태	등록
분류 코드	[ABC]

총점

83

정량 지표	값	점수
패밀리 특허 수	6	10
패밀리 국가 수	5	15
피인용 수	1	6
청구항 수	29	12


레이더 차트



대표 청구항

메모리 장치는 다음을 포함한다: 제1 데이터 라인; 제2 데이터 라인; 상기 제1 및 제2 데이터 라인에 결합된 메모리 셀에 있어서, 상기 메모리 셀은 이 를 포함한다: 제1 트랜지스터는 상기 제1 및 제2 데이터 라인에 전기적으로 결합된 제1 영역을 포함하고, 상기 메모리 장치의 제1 레벨에 위치하고 상 기 제1 영역과 전기적으로 분리된 전하 저장 구조이다; 그리고요 제2 트랜지스터에, 그는 상기 메모리 설비의 제 2 층 급에 위치하고 또한 상기 제1 구 역과 전기 분리의 제2 구역을 포함하고, 상기 제2 구역 전기 결합 상기 전하 저장 구조 및 상기 제2 데이터 라인에, 그 중에 상기 제1 구역은 상기 제1 구역의 일부분이 상기 제2 층 급에 위치하고 또한 상기 제2 구역과 서로 인접하도록 상기 제1 층급에서 확대된다; 그리고요 상기 제1 및 제2 영역과 전기적으로 분리되고, 상기 도전선의 일부는 상기 제1 트랜지스터의 상기 제1 영역의 일부 및 상기 제2 트랜지스터의 상기 제2 영역의 일부를 뛰어넘 는 도전선.

대표 도면



정성 평가

- 1. 수평 워드라인(HWL) + 수평 비트라인(VBL)
 - 2. 플로팅 게이트 기반 2T0C + 단일 워드라인
- 단일 워드라인으로 2T0C를 제어함으로써 집적도 를 높은 방식의 기술 혁신도를 높게 평가. 활용성 높은 배선 구조에 시장 동향 적합도 또한 높이 평 가

정성 지표	평가	점수
시장 동향 적합도	A	15
기술 혁신도	A	15
주요 출원인 평가	O	10




발명의 명칭	VOLATILE MEMORY DEVICE INCLUDING STACKED MEMORY CELLS
출원일	2018.08.24
출원인	마이크론
등록일	2019.02.28
출원 국가	US
법적 상태	등록
분류 코드	[ACA]

총점

80

정량 지표	값	점수
패밀리 특허 수	5	10
패밀리 국가 수	3	10
피인용 수	33	15
청구항 수	51	15


레이더 차트



대표 청구항

다음에 포함하는 장치. 기판에 수직인 방향으로 연장되는 길이를 포함하는 필라를 포함하며, 상기 필라는 제 1 세그먼트 및 제 2 세그먼트를 포함하며, 상기 제 1 및 제 2 세그먼트는 제 2 전도형의 반도체 재료의 일부와 접촉하는 제 1 전도형의 반도체 재료의 일부를 포함한다. 다음에 포함하는 제1 휘발성 메모리 셀. 제1 세그먼트를 따라 위치되고 제1 유전체에 의해 상기 제1 세그먼트로부터 분리된 제1 전도성 재료 제1 추가 유전체에 의해 상기 제1 전도성 물질로부터 분리된 제1 추가 전도성 물질 다음에 포함하는 제2 휘발성 메모리 셀. 제2 세그먼트를 따라 위치되고 제2 유전체에 의해 제2 세그먼트로부터 분리된 제2 전도성 재료 제2 추가 유전체에 의해 상기 제2 도전성 물질로부터 분리된 제2 추가 도전성 물질.

대표 도면



정성 평가

- 1. 수평 워드라인(HWL) + 수평 비트라인(HBL)
- 2. 디커플링 컴포넌트를 활용한 2T1C

HWL + HBL 및 디커플링 컴포넌트를 사용하기에 2T1C 구조 트렌드에 부합하나 전체 시장 트렌드에 부합하지는 않음. 디커플링 컴포넌트 또한 2T1C 구조에서 자주 등장한다는 점에서, 기술 혁신도에 중간 점수 부여

정성 지표	평가	점수
시장 동향 적합도	B	10
기술 혁신도	B	10
주요 출원인 평가	O	10




발명의 명칭	Semiconductor memory device and method of manufacturing the same
출원일	2020.08.12
출원인	삼성전자
등록일	2022.08.09
출원 국가	US
법적 상태	등록
분류 코드	[ADA]

총점

69

정량 지표	값	점수
패밀리 특허 수	4	8
패밀리 국가 수	3	10
피인용 수	3	8
청구항 수	20	8


레이더 차트



대표 청구항

다음에 포함하는 반도체 메모리 장치. 제 1 수평 방향으로 반복적으로 배열된, 기판 상에 복수의 메모리 셀을 포함하는 3차원 구조의 메모리 셀 어레이, 상기 메모리 셀 어레이제2 수평 방향,상기 기판의 주 표면과 평행한 상기 제 1 수평 방향, 상기 제 1 수평 방향 및 상기 제 2 수평 방향, 상기 제 2 수평 방향과 교차하는 상기 제 1 수평 방향, 상기 주 표면에 수직인 상기 수직 방향, 여기에서 상기 복수의 각 메모리 셀은 3개의 트랜지스터를 포함한다.

대표 도면



정성 평가


- 1. 수직 워드라인(VHL) + 수평 비트라인(HBL)
- 2. 읽기 워드라인(RWL) 및 쓰기 워드라인(WWL)
- 3. 저장, 읽기, 쓰기 전용 3개의 트랜지스터

3개의 트랜지스터를 사용한다는 점에서 시장 Trend에 완전히 부합되지 않으나, 더블 워드라인의 읽기 및 쓰기 역할을 나누어 3개의 트랜지스터를 제어한다는 점에서 영향력이 있다고 판단되어 기술 혁신도에 높은 점수 부여

정성 지표	평가	점수
시장 동향 적합도	B	10
기술 혁신도	A	15
주요 출원인 평가	O	10

Past


2010.11.19 (비유효데이터)
US 8921899 B2



4F² 2D DRAM


2018

US 10825815 B2




1T1C 2T1C / 수평 WL 수직 BL
수직 WL 수평 BL / 수평 WL 수평 BL
환형(고리형) WL / 에피택시 성장

US 2019-0066762 A1




2019

CN 113728433 B




2T0C / 계단형 연장부 구조
GAA / 더블 게이트 (더블 WL)
수평 WL 수평 BL

CN 113366637 B




2020

US 11164872 B1




IGZO 기반 채널
트렌치 매립 WL / 차폐판 도입
수직 WL 수평 BL / 수평 WL 수직 BL

US 10825815 B2




2021

US 11616119 B2




양면 래핑 CAP / 디커플링 CAP
자기정렬 에치백 / 수평 WL 수직 BL

US 12160986 B2




US 11641732 B2




2022

US 12131794 B2



계단 구조 WL 멀티플렉싱
수평 WL 수평 BL

US 12131794 B2



Vision

2022 반도체 특별법 발효



메모리 칩 제조
400억 달러 투자

2025 반도체 국산화 전략



미국 내 DRAM
생산시설 확대
2,000억 달러 투자

TREND

VLSI

2024



DRAM peri-FINFET
3D NAND / 4F² NVDRAM

VLSI


2025



NVDRAM / DDR5 / FeNAND / HBM3E

support

2025



반도체 국산화 전략

2025.06.10

NEXT



1 β DRAM 공정기술 기반 HBM4 공급

과거 3D DRAM 특허 다수 보유 → HBM / NAND에 집중 투자



TREND

4F² 2D DRAM 기반으로 3D DRAM 연구 시작

2T1C, 2T0C 변형 셀과 IGZO 채널 소재, ALE 공정,
트렌치 매립 구조 등 다양한 구조와 공정을 연구

미국 반도체 국산화 정책에 따라 2000억 달러
규모의 DRAM 생산 시설 투자를 계획

1y DRAM에 주력하면서도 보유 특허를 바탕으로
3D DRAM 연구를 지속할 전망

과거 3D DRAM 특허 다수 보유 → HBM / NAND에 집중 투자

VLSI

2024

2024

VLSI

2025

support

2025

2025.06.10

NEXT

micron
HBM4

DRAM peri-FINFET

3D NAND / 4F² NVDRA

NvDRAM / DDR5 / FeNAND / HBM3E

반도체 국산화 전략

1β DRAM 공정기술 기반 HBM4 공급

Past

2019 라이선스 계약




2020 라이선스 계약




WiLAN 라이선스 계약 : Qimonda DRAM 기술 특허 확보
Rambus 라이선스 계약 : DRAM 기술 특허 확보

2022


US 12309999 B2




CN 114023703 B



KR 10-2733601 B1




KR 10-2727472 B1




1T1C 1T0C 2T0C / 계단형 연장부 구조 / GAA
더블 워드라인 / 플라즈마 에칭 / 에피택시 성장 / IGZO
수직 WL 수평 BL / 수직 BL 수평 WL

2023


CN 116761426 B



KR 10-2021-0103143 A




KR 10-2760156 B1




2T0C 계단식 TR 적층 / 매립형 WL
수평 WL 수평 BL
수직 WL 수평 BL / 수평 WL 수직 BL

2025

CN 119789423 B




CN 119789423 B




수평 WL + 수직-수평 복합 배선 BL & CAP

Vision

2023 IEEE IMW



2023 IEDM




2023 IMW : 3D 1T1C DRAM 구조 및 Epitaxy 등 공정 기술
2023 IEDM : 4F² 기반 Junctionless GAA VCT

TREND

IEEE IMW


2023



수평 WL 수직 BL 1T1C 3D DRAM

IEDM

2023




4F² Junctionless GAA VCT (VTFET)

(미등록 출원)

2025.04.02 / CN 120201720 A

NEXT



1T1C 수평 WL + 수직 BL 3D DRAM

1T1C 수평 WL 수직 BL 3D DRAM & 4F² VCT(VTFET)

TREND

라이선스 계약과 중국 정부 지원을 기반으로
저가 공세 전략으로 시장 영향력 확대

(미등록 출원)

2025.04.02 / CN 120201720 A

2023

2023

NEXT

1T0C·2T0C capacitorless, 1T1C 계단형 연장부, GAA,
더블 WL 등 다양한 셀 구조 및 플라즈마 에칭·Si/SiGe 에피택시
·IGZO 채널 등 공정 기술 특허 출원

2023년 IEEE IMW에서 3D DRAM 첫 연구 발표 및 IEDM에서
4F² Junctionless GAA VTFET 선보여 연구 의지 표출


중국·한국 기술 격차가 2~3년 수준으로 좁혀져 저가 공세와
지속적 특허로 단기간 내 3D DRAM 경쟁자로 부상 전망

1T1C 수평 WL 수직 BL 3D DRAM & 4F² VCT(VTFET)

Introduction

Amorphous IGZO (a-IGZO) based thin-film transistor is one of the promising candidates for stackable channel materials for next-generation memory cell devices due to the extremely low off-current (I_{off}) and high mobility [1]. Recent publications have focused on devices that can be applied at low temperatures ($<400\text{ }^{\circ}\text{C}$) [2-3], however, it is true that there is no active research so far with IGZO devices for the memory process that includes thermal budgets above $550\text{ }^{\circ}\text{C}$ and hydrogen (H)-rich processes. a-IGZO has been reported to suffer from instability issues due to hydrogen-related defects in such processes [7]. However, crystalline IGZO (c-IGZO) features higher thermal stability than a-IGZO, which is a thermodynamically metastable phase, crystallization of IGZO can be expected to be more compatible with memory processes such as DRAM [4].

In this paper, we demonstrated for the first time c-IGZO TFTs under subsequent processes over $550\text{ }^{\circ}\text{C}$ compatible with current memory production processes.



IGZO는 전자 이동도를 향상시키는 인듐(In), 전원 차단 시 누설 전류를 억제하는 갈륨(Ga), 화합물의 화학적 구조 안정화에 기여하는 아연(Zn), 그리고 전자 밀도를 결정하는 산소(O)로 구성된 금속 산화물 반도체 소재이다. IGZO 소재 역시 다양한 문제가 존재한다. 우선 온커런트(On-Current) 동작 시 넓은 구동 전압으로 인해 문턱 전압 밀림 및 변동이 심화되고, 누설 전류가 증가하는 현상이 보고되었으나, 이는 SK하이닉스의 연구를 통해 상당 부분 개선되었다.

Demonstration of crystalline IGZO transistor with high thermal stability for memory applications

Whayoung Kim; Jaehyeon Kim; Dongjin Ko; Jun-Hwe Cha; Gyeongcheol Park; Youngbae Ahn (R&D Division, SK hynix Inc)



IGZO는 증착 장비 및 소재 분야에서 활발한 연구개발이 이루어지고 있다. 비록 산화물 반도체의 양산까지는 상당한 시간이 소요될 것으로 예상되나, 최근 반도체 기업들의 적극적인 연구개발에 따라 양산 시기가 획기적으로 단축될 가능성이 제기되고 있다.

[Y인사이트]글로벌 반도체 기업들이 산화물 반도체 개발 나선 이유
2024.06.19. THEELEC

차세대 메모리 기술로는 3D DRAM과 4F 스쿼어 기술이 주목받고 있습니다. 4F 스쿼어는 트랜지스터를 수평에서 수직으로 전환하여 다이 집 면적을 30% 줄일 수 있습니다. 삼성은 두 기술 모두 연구 중이며, 3D DRAM 기술도 빠르게 발전하고 있습니다.

삼성전자는 3D DRAM에 BSPDN(Backside Power Delivery Network)을 적용할 가능성을 발표했습니다. 웨이퍼 두 장을 사용하여 새로운 방식으로 제조할 계획입니다.

이번 IMW 2024에서 논의된 다양한 기술과 소재들은 반도체 업계에 큰 변화를 예고합니다. HBM, 3D DRAM, 4F 스쿼어 등 차세대 메모리 기술들은 앞으로 몇 년간 시장을 주도할 것입니다. 반도체 소재 및 장비 업체들은 이러한 변화에 주목하고 대비해야 할 것입니다.

Q&A

Q: IMW는 어떤 학회죠?

A: 메모리 반도체 연례 국제 학회인 '국제 메모리 워크숍(IMW) 2024'이라고 굉장히 권위 있는 학회인데 메모리 쪽에서는요 한 14년 만에 한국에서 개최돼서 국내외 많은 연구자들도 오셨고 이제 기업체분들도 많이 오셔서 미래의 메모리 기술부터 패키징 그쪽 단의 소재 이런 것들을 굉장히 많이 논의했습니다.

Q: 어떤 기업들이 참여했나요?

A: 해외 기업도 많이 왔고요. 우리가 잘 아는 TSMC부터 마이크론, CXMT, 키옥시아 이런 다양한 기업들이 왔고 글로벌 파운드리도 왔더라고요. 그리고 해외 대학도 UC 버클리, 동경대, 칭화대에서 많이 왔고, 중국 분들이 엄청 많으셨어요. 중국 쪽에서 정말 메모리에 대한 열망이 느껴지는 행사였어요. 우리나라 사람들이 다음으로 중국 분들이 많지 않으셨나라고 저는 느껴지더라고요.

Q: 기조연설부터 시작해서 어떤 얘기들이 있었나요?

A: 기조연설은 삼성전자, SK하이닉스랑 키옥시아에서 했습니다. 삼성은 'IGZO'라는 차세대 채널 소재에 대해서 얘기를 좀 했고, 하이닉스는 HBM의 현재와 미래에 대해서 얘기를 했고, 키옥시아는 플래시 메모리 혁명이라는 주제로 발표를 했습니다.

IMW 2024에서 나온 반도체의 미래 키워드

2024.05.19 THEELEC

I. INTRODUCTION

Back-end-of-line (BEOL) compatible In-Ga-Zn-O (IGZO) thin-film transistors (TFTs) have attracted significant attention due to their low process temperatures, high mobility ($>10 \text{ cm}^2/\text{V}\cdot\text{s}$), and excellent large-area uniformity. In particular, benefiting from the wide energy bandgap and high density deep sub-gap of oxide semiconductors, ultra-low leakage currents (below 10^{-12} A) have been achieved in IGZO TFTs [1], [2], [3], [4], [5], [6], [7]. These properties make IGZO TFTs highly suitable for next-generation DRAM applications. Previous studies on IGZO 2T0C DRAM designs have yielded promising results, exhibiting long retention times, non-destructive read operation, high write speed and high-density integration [1], [6], [7], [8], [9], [10], [11], [12], [13], [14], [15]. Meanwhile, IGZO 2T1C DRAM has been successfully demonstrated for matrix-vector multiplication, enabling highly efficient Analog In-Memory

IGZO소자는 LCD 패널용 박막 트랜지스터로서 양산에 성공했으며 BEOL적층 가능, 높은 이동도, 초저 누설 전류, 낮은 공정 온도 등의 재료적 특성으로 인해 DRAM같은 메모리나 모놀리식 3D 트랜지스터 분야에서 잠재적인 응용 분야로 많은 주목을 받는중이다


IEEE Journal of the Electron Devices Society (Volume: 13)

Wendong Lu; Kaifei Chen; Menggan Liu; Fuxi Liao; Zijing Wu; Naide Mao



Abstract

Integrating In-Ga-Zn oxide (IGZO) channel transistors into silicon-based ecosystems requires the resilience of the channel material to hydrogen. Standard In-rich IGZO (In = 40 metal at. %) suffers from degradation under forming gas anneal (FGA) and hydrogen-driven positive bias temperature instability (PBTI). In this paper, we demonstrate scaled, top-gated transistors with an atomic layer deposition (ALD)-deposited In-poor (In $\leq$ 17 metal atom %) IGZO channel that shows superior resilience to hydrogen compared to those with an In-rich IGZO channel. These devices, fabricated with a 300 mm semiconductor fabrication plant (FAB) process, with dimensions down to $W_{CH} \times L_{TG} = 80 \times 40 \text{ nm}^2$, show excellent stability during a 2 h, 420 °C forming gas anneal ($0.06 \leq |\Delta V_{TH}| \leq 0.33 \text{ V}$) and improved resilience to H in PBTI at 125 °C (down to no detectable H-induced V_{TH} shift) compared to In-rich devices. We demonstrate that the mechanism of device degradation by H in the FGA is different from that of the H-induced V_{TH} instability in PBTI. We argue that the first is due to oxygen scavenging by H, and the second, H release from the gate dielectric into the channel. We also show that resilience to H in one process does not automatically translate to resilience to H in the other. This significant improvement in IGZO resilience to H enables the use of FGA treatments during fabrication, needed for silicon technology compatibility, as well as further scaling and 3D integration, bringing IGZO-based technologies closer to mass production.




IGZO 산화물 반도체는 수소에 매우 민감하여 수소 유입 시 n형 도핑 효과로 인해 문턱 전압 변동 및 누설 전류 증가를 초래하며, 이는 소자 신뢰성 저하로 이어진다. 이를 개선하기 위해 수소 차단층, 불소 도핑, 결정질 IGZO(c-IGZO) 도입 등의 방법이 제안되었으나, 각각 인캡슐레이션(Encapsulation)층 증착 시 수소 유입 및 소자 단락 위험 증가, 불소 도핑 시 유전체 부식, 결정질 IGZO 도입 시 고온 공정에 따른 BEOL 호환성 및 공정 복잡성 문제 등 한계가 존재한다. 따라서 forming gas anneal(FGA)와 positive bias temperature instability(PBTI) 테스트에서 안정성을 입증하였으며 수소에 덜 민감한 In-poor IGZO 적용 방안이 제시되었다. 그러나 이는 인듐의 농도 감소로 인한 전자 이동도 하락을 초래한다. 고속 고성능 구현이 필수적인 3D DRAM 소자에서는 이동도 감소로 인해 RC 지연과 리프레시 주기 증가가 발생하여 결과적으로 소자의 성능 하락 및 에너지 효율 저하되는 문제가 발생한다.

In-poor IGZO: superior resilience to hydrogen in forming gas anneal and PBTI

A. Kruv, M. J. van Setten, A. Chasin, D. Matsubayashi, H. F. W. Dekkers, A. Pavel, Y. Wan, K. Trivedi, N. Rassoul, J. Li, Y. Jiang, S. Subhechha, G. Pourtois, A. Belmonte, G. Sankar Kar



- ✓ 채널 형성 방법 (SEG / IGZO) 연구 병행
- ✓ 특정 셀 구조를 바탕으로 5단 적층 제품 수율 공개
- ✓ 3D DRAM에 대한 비전 공개
- ✓ 2025년도 1, 2분기 실적 우수



- m 과거 3D DRAM 특허 다수 보유
- m HBM / NAND 집중 투자



- c 저가 공세 전략
- c 후발 주자의 특성

Abstract

Comprehensive characterization of epitaxial growth by metal organic vapor phase epitaxy (MOVPE) requires a combination of thin-film, near-surface-, and surface-sensitive techniques to determine layer thicknesses and compositions, composition of the most recently deposited material, and surface chemistry, respectively. These data can be obtained non-destructively by spectroscopic ellipsometry (SE) and reflectance-difference (-anisotropy) spectroscopy (RDS/RAS). Here we describe the first unified optical system, basically a rotating-polarizer ellipsometer (RPE) integrated into a modified commercial rotating-sample MOVPE reactor, that performs both SE and RDS simultaneously with a single optical path. Data are obtained in parallel from 240 to 840 nm with a high-speed 16-bit photodiode array (PDA) at a repetition rate greater than 2 Hz and a precision of ± 0.0001 . We provide examples of its use, and show in particular that GaP intermixes with Si during the initial stages of heteroepitaxy. Capabilities of the presented configuration and its potential for future investigations are discussed.

광학+가스 센서 동시사용

시간 정렬된 다중 센서:

전구체 도입/압력 변동(QMS) $\leftrightarrow$ 표면 화학(RDS) $\leftrightarrow$ 두께·조성·온(SE)

동일 타임라인에서 관찰


→ 피드백 제어

In situ monitoring of MOVPE growth by combined spectroscopic ellipsometry and reflectance-difference spectroscopy

M Ebert, K.A Bell, S.D Yoo , K Flock, D.E Aspnes


Si/SiGe Epitaxy Growth

Si/SiGe 교번 적층 - SiGe 층 식각



3. Results and discussion

In order to understand the surface characteristics of the SiGe thin films before and after the heat treatments, FESEM was adopted to observe the characteristics of the films. Fig. 1 reveals the SEM image of the SiGe thin films before and after annealing. As shown in Fig. 1(a), the thickness of the SiGe films was about 614nm before annealing. Fig. 1(b) shows a serious interdiffusion between the SiGe epilayer and silicon substrate after annealing at 1000°C.



Download: [Download full-size image](#)

Fig. 1. SEM image of Si_{0.8}Ge_{0.2}/ Si(100) heterostructure (a) pre-annealing on Si, and (b) annealed at temperature 1000°C with the energy-dispersive X-ray spectroscopy (EDS) analysis.

에피택시 성장된 채널을 사용하는 경우 공정 변동성에 기인한 결정 구조상의 전위 등 결함이 발생할 수 있으며, 이로 인해 누설 전류가 증가할 가능성이 존재한다결정 결함 관련 누설 전류 문제는 향후 심층 분석과 개선이 요구되는 과제로 남아 있다.

이와 같은 결함을 예방하고 Si/SiGe 에피택시 성장의 일관성을 확보하기 위해 다양한 공정 기술이 동원된다. 우선 증착 공정 전 습식, 플라즈마 및 열 세정 공정을 통해 산화물, 유기물 및 불순물을 제거하는 시도가 이루어진다. 또한 결함 밀도 저감을 위해 Si와 SiGe 층 사이에 얇은 버퍼층을 삽입하는 방법이 존재한다. 가장 일반적으로 활용되는 방법은 사후 어닐링(열처리)으로, Si-SiGe 에피택시 성장 후 400~800°C 범위의 온도에서 어닐링을 진행하여 누적 응력을 완화하고 결함 밀도를 감소시킨다.

사후 어닐링의 경우, 일반적으로 Si-SiGe-어닐링-다음 층 성장 및 어닐링의 순서로 수 분에서 수십 분 이상 소요되어 공정 시간이 증가하고 복잡성이 심화되며, 결과적으로 생산성이 저하된다. 또한 반복적인 고온 어닐링은 기판 및 박막에 열 손상과 열 변형을 유발할 수 있으며, 특히 3D DRAM과 같은 다층 적층 구조에서는 복잡한 응력 분포와 열 사이클링이 반복됨에 따라 누적된 열 스트레스가 기계적 손상을 초래할 위험이 존재한다. 이 외에도 높은 비용 및 복잡성 문제가 동반된다.

Effect of annealing temperature for Si_{0.8}Ge_{0.2} epitaxial thin films

Yuan-Ming Chang, Ching-Liang Dai, Tsung-Chieh Cheng, Che-Wei Hsu

선행 연구 참고

- SEMICONDUCTOR DEVICE HAVING BURIED BIT LINE, AND METHOD FOR FABRICATING THE SAME, US 2013-0240965 A1, (2012.06.12), SK Hynix
- Destefanis, V., Hartmann, J. M., Hopstaken, M., Delaye, V., & Bensahel, D. (2008). Low-thermal surface preparation, HCl etch and Si/SiGe selective epitaxy on (110) silicon surfaces. Semiconductor Science and Technology, 23(10), 105018.
- Ramakrishnan, B., Liu, D., Town, J., & Krishnakumar, S. (1997). Use of a residual gas analyzer for epitaxial process monitoring and development. Mitsubishi Silicon America.
- Yamamoto, Y., Köpke, K., & Tillack, B. (2008). Selective vapor phase etching of SiGe versus Si by HCl. Thin Solid Films, 517, 90-92.

... etc

in-situ 광학 센서 : Laytec - EpiCurve



간섭 없이 실시간 동시 측정 가능

웨이퍼 곡률 - Laser Deflectometry

박막 온도 - 방사율 보정 적외선 온도계

박막 순간 성장률 - 3파장 반사율

가스 센서 : QMS + TDLAS



가스 유량 실시간 관측

QMS : 챔버 밖에서 온라인 측정
다양한 가스 및 부생성물 상대 분압 추적

TDLAS : in-situ 측정
특정 가스의 절대농도 추적




Setting

[기본 성장 범위]

온도 / 웨이퍼 / 압력 : 650-700°C / 300mm / 20 - 80Torr
가스 : H₂ 8-12slm / DCS(디클로로실란) 5-20sccm /
GeH₄ 0.2-2sccm / HCl 0-2sccm

[성장 과정]

초기 성장 : Si 씨드 4-6 nm + SiGe 램프-인 6-8 nm로 누적
목표 성장률 : 2-6 nm/min 10-12 nm에서 3λ 피팅 안정화
→ 18-20 nm에서 온도-두께-응력 융합 측정



웨이퍼 전처리 (H₂ 베이크)

Si 씨드 4-6 nm + SiGe 6-8 nm (2-6 nm/min)
10-12 nm에서 3λ 피팅 안정화

온도 - 성장 두께 - 웨이퍼 곡률 - 가스
실시간 동시 측정 시작

HCl 가스 1-3 s 주입
표면의 얇은 층을 휘발성 $\text{SiCl}_x/\text{GeCl}_x$ 전환 및 제거
(두께 0.1-0.3 nm)

Si-Cl 종단을 Si-H 종단으로 변경
다음 증착의 핵생성을 안정화



파워 스펙트럼(PSD) 및
저주파 스펙트럼 기울기(1/f 지수) 계산

표면 재정렬 및 안정화

한 층당 10~20 nm
[$\text{Si}_{0.7}\text{Ge}_{0.3}$ 8-12 nm / Si 3-5 nm]


출원인	ASM AMERICA, INC	출원일	2009.11.17
출원번호	US 8367528 B2	법적 상태	출원 (심사중)
발명의 명칭	Cyclical epitaxial deposition and etch		

압력/온도 범위: “압력 10–200 Torr(바람직), 온도 525–575 °C... 등온·등압 조건” (0033]). 표 A/B에서도 전 구간 10–200 Torr(또는 200 Torr 고정) 로 운전(0071]–0076], 0079]–0084]).

장비 구성: “300 mm 단일-웨이퍼 시스템”에서의 운전과 유량 제시 (0035]); “단일 웨이퍼 에피택셜 CVD 반응”에 대한 유량 언급 (0055]).

전구체/캐리어: 트리실란·DCS·SiH₄ 등 Si/SiGe 에피에 혼한 전구체와 H₂/He 캐리어 사용(0039], 0034]).

따라서 이 특허는 Si/SiGe 에피택시를 RPCVD 조건에서 ‘주기적 증착–연속 HCl 에칭’(CDE)으로 수행하는 시나리오를 사실상 가정하고 있습니다.



웨이퍼 전처리 (H₂ 베이크)

H₂ 베이크는 Si 표면의 세정 이후 잔류하는 탄소(C) 및 산소(O) 오염을 제거하고, 에피택셀 성장에 적합한 평탄한 표면을 확보하기 위해 수행되는 저온 열처리 공정이다. 특히 (110) 실리콘 면에서는 725–750 °C 범위에서 표면 거칠기 및 오염이 심하게 증가하며, 800 °C 이상의 베이크를 통해서만 효과적으로 오염 제거 및 step/terrace 구조 형성을 유도할 수 있다. 표면의 평탄화와 오염 제거는 후속 Si 또는 SiGe 에피택시 공정의 결정질 품질에 결정적인 영향을 미친다. SIMS 분석에서도 800 °C 베이크 후에는 C, O 농도가 거의 검출되지 않으며, 이는 고품질 계면 형성의 중요한 기반이 된다.

Low-thermal surface preparation, HCl etch and Si/SiGe selective epitaxy on (110) silicon surfaces.

Destefanis, V., Hartmann, J. M., Hopstaken, M., Delaye, V., & Bensahel, D

Abstract

Chemical vapor phase etching of SiGe versus Si by HCl was investigated using a single wafer reduced pressure CVD (RPCVD) system. The etch rate of SiGe layer was higher than that of Si and it is increasing with increasing Ge concentration, that means selectivity of etch rate of SiGe to Si is increasing with increasing Ge concentration. The etching process of Si seems to be anisotropic because etching of [110] direction was observed whereas the etching of [100] direction was negligible. Activation energy of etch rate of Si and SiGe with 10, 20 and 30% were estimated to ~2.1 eV (~48 kcal/mol). The combination of differential Si/SiGe growth, selective polycrystalline Si/SiGe etching and epitaxial SiGe etching in one process was demonstrated.

HCl에 의한 Si 및 SiGe 화학 기상 에칭 연구 요약


HCl 기상 식각에서 SiGe 층의 식각 속도는 Si보다 높았으며, Ge 농도가 증가함에 따라 증가

Selective vapor phase etching of SiGe versus Si by HCl.

Thin Solid Films, 517, 90–92. Yamamoto, Y., Köpke, K., & Tillack, B. (2008).

Abstract

Fifteen periods of Si/Si_{0.7}Ge_{0.3} multilayers (MLs) with various SiGe thicknesses are grown on a 200 mm Si substrate using reduced pressure chemical vapor deposition (RPCVD). Several methods were utilized to characterize and analyze the ML structures. The high resolution transmission electron microscopy (HRTEM) results show that the ML structure with 20 nm Si_{0.7}Ge_{0.3} features the best crystal quality and no defects are observed. Stacked Si_{0.7}Ge_{0.3} ML structures etched by three different methods were carried out and compared, and the results show that they have different selectivities and morphologies. In this work, the fabrication process influences on Si/SiGe MLs are studied and there are no significant effects on the Si layers, which are the channels in lateral gate all around field effect transistor (L-GAAFET) devices. For vertically-stacked dynamic random access memory (VS-DRAM), it is necessary to consider the dislocation caused by strain accumulation and stress release after the number of stacked layers exceeds the critical thickness. These results pave the way for the manufacture of high-performance multivertical-stacked Si nanowires, nanosheet L-GAAFETs, and DRAM devices.



한 층당 10~20 nm
[Si_{0.7}Ge_{0.3} 8~12 nm / Si 3~5 nm]

Si $\leftrightarrow$ Si_{0.7}Ge_{0.3}의 격자 차이 때문에 층이 너무 두꺼우면 응력이 쌓여 미스핏 전위가 발생함. 여러 이론/실험 결과로 $x \approx 0.3$ 이면 대략 10~20 nm 범위에서 저전위 성장이 가능함.

10nm 이하에선 광학 인시츄 신호 SNR이 낮고, HCl 선택식각/CDE 제어 공정 마진 감소. 20 nm면 광학·가스 신호 안정, HCl 마이크로식각-과식각 감소.

20 nm 정도의 Si_{0.7}Ge_{0.3}는 표면 RMS가 낮고 조성 균질성을 유지하기 쉽고, 후속 열공정에서 지나친 확산/완화 없이 구조 품질 보장.

Multiple SiGe/Si layers epitaxy and SiGe selective etching for vertically stacked DRAM

Zhenzhen Kong, Hongxiao Lin, Hailing Wang, Yanpeng Song, Junjie Li, Xiaomeng Liu, Anyan Du, Yuanhao Miao, Yiwen Zhang, Yuhui Ren



웨이퍼 전처리 H₂ 베이킹



10-12 nm에서 성장률·두께 피팅이 안정적, 18-20nm에서 온도-두께-응력 융합 측정 가능

EpiCurve TT 장비 특성인 파장(405/633/950 nm) 반사율 기반으로, 초기 누적 박막이 수 nm일 경우 위상/물성 불확정이 커짐.

∴ Si 씨드 4-6 nm (표면 정리/핵생성 안정화) & SiGe 램프-인 6-8 nm (xGe 목표로 안착) → 누적 18-20 nm 달성 시 다중파장 반사 락인 인시츄 페루프(CDE) 시작

→ IR 파이로메트리를 활용하여 웨이퍼 표면 온도 측정 & 다중파장 반사율로 박막 두께/성장률, 웨이퍼 곡률 측정



치유 마이크로사이클

PSD 피크/1/f 지수, QMS/TDLAS 모니터링 결과 이상 관측시 실행 → HCl 펄스(미세 식각): HCl가스 1-3 s 주입-표면의 얇은 층을 휘발성 SiCl_x/GeCl_x 전환, 제거 (두께 0.1-0.3 nm)

→ H₂ 버스트: Si-Cl 종단을 Si-H 종단으로 변경-다음 증착의 핵생성을 안정화 → 압력 스윙 또는 Kr/Xe 펄스(옵션): 잔류 가스와 부산물을 턴오버로 배출

→ H₂ 소크: 표면을 재정렬 및 안정화 → 성장률 : 2-6 nm/min(0.033-0.10 nm/s) (채널 내 공정 안정성/조성 제어).

→ 느린 성장 HCl 우세 순식각·Ge 드리프트 위험 CDE에서 증착:식각 시간비 먼저 스윙해 순증착률>0 영역을 찾는 DOE가 필요




Si/SiGe 교번 적층

한 층당 10~20 nm Si_{0.7}Ge_{0.3} 8-12 nm / Si 3-5 nm] (결함 최소로 유지)

디지털 스무딩: 매 10-20 사이클마다 Si-only 0.2-0.5 nm 짧게 삽입(두께 카운트 제외, 표면/조성 리셋).

최종 Si 채널 목표 두께 = 7 ± 0.5 nm (하이닉스 기준)



ex-situ 백업/보정

주기적 SEM/STEM PCF/PSD/coherence 수치화 록업/임계 업데이트 APC R2R로 인시츄 임계/이득 재튜닝

※연속 SiGe 성장 중 Si-only 0.2-0.5 nm 얇은 캡을 없으면 etch-back 중 SiGe 보호 효과 - 층 두께 카운트에 포함하지 않음

(표면/조성 리셋용 미세 보정)

상세보기 - 미국   
US 2024-0155838 A1

SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
반도체 장치 및 이의 제조 방법

문헌전체	청구항(1)	발명의 설명	행정사항	특허평가	심판	표준특허	유사특허 보기
------	--------	--------	------	------	----	------	---------

TECHNICAL FIELD | BACKGROUND ART | SUMMARY OF THE INVENTION

개별도면 전체 24 건  [도면보기](#) 



[0169] 이후, 제2 홀들(213)각각을 채우는 하부 채널 구조체(217)가 형성될 수 있다. 하부 채널 구조체(217)는 대응하는 제1 홀들(211)내로 연장될 수 있다. 하부 채널 구조체(217)는 제1 홀들(211)및 제2 홀들(213)을 완전히 채울 수 있다. 상기 하부 채널 구조체(217)는 상기 공통 소스 영역(201)과 접촉할 수 있다. 상기 하부 채널 구조체(217)는 반도체 물질을 포함할 수 있다. 예컨대, 하부 채널 구조체(217)는 실리콘, 게르마늄, 또는 반도체 화합물을 포함할 수 있다. 상기 하부 채널 구조체(217)는 도펀트를 포함할 수 있다. 예컨대, 하부 채널 구조체(217)는 n형 도펀트를 포함할 수 있다.

[0170] 하부 채널 구조체(217)는 선택적 에피택셜 성장 방법에 의해 반도체 물질을 성장시킴으로써 형성될 수 있다. 대안적으로, 하부 채널 구조물(217)은 반도체 물질을 증착함으로써 형성될 수 있다. 도펀트는 인-시츄(in-situ)방법 또는 이온 주입 방법에 의해 하부 채널 구조체(217)에 도핑될 수 있다.

3D 메모리+선택적 에피택시+인시츄 도핑


상세보기 - 미국 
US 2025-0251280 A1

IN-SITU REFLECTOMETRY FOR REAL-TIME SELECTIVITY MONITORING
실시간 선택성 모니터링을 위한 현장 반사 측정

문헌전체	청구항(20)	발명의 설명	행정사항	특허평가	심판	표준특허	유사특허 보기
------	---------	--------	------	------	----	------	---------

TECHNICAL FIELD | BACKGROUND ART | SUMMARY OF THE INVENTION

개별도면 전체 11 건  [도면보기](#)



[0057] ... 기판(150)의 프로세싱 동안, 흡수/반사율 데이터 및 필름 선택성 모델들은 에 피택셜 프로세스에서의 시프트를 나타낼 수 있는 신호의 변화들에 대해 기판(150)을 모 니터링하는 데 사용된다, 예를 들어, 선택적 증착에서 비 선택적 증착까지. 그러한 변경 들이 검출되는 경우, 제어기(196)는 프로세스를 선택적 증착으로 다시 시프트하기 위해 프로세싱 조건들을 변경할 수 있다. ... 선택성 손실의 시작을 식별함으로써, 처리 조건 의 실시간 제어가 가능하게 되며, 이는 필름 결함을 고려하도록 변경될 수 있다.

●
●
●
●

[0082] ... 필름 선택도 데이터는 처리를 개선하기 위해 활용될 수 있다. 예를 들어, 상기 신호가 선택적 프로세스에서 비 선택적 프로세스로의 시프트를 나타내는 경우, 상기 하 나 이상의 프로세스 파라미터는 상기 프로세스를 선택적 프로세스로 다시 시프트하도 록 조정될 수 있다.

폐루프 제어(Closed-loop control)

In-situ & 실시간 문제 감지 및 즉시 해결

상세보기 - 미국   

US 8367528 B2

Cyclical epitaxial deposition and etch
순환 에피택셜 증착 및 에칭

문헌전체	청구항(15)	발명의 설명	행정사항	특허평가	심판	표준특허	유사특허 보기
------	---------	--------	------	------	----	------	---------

TECHNICAL FIELD | BACKGROUND ART | SUMMARY OF THE INVENTION

개별도면 전체 8 건   도면보기





FIG. 1

[0053] FIG.2C는 일 실시예에 따른 에칭 페이스의 일부로서 제1 증착 페이스의 완료 후 및 에칭제가 특정 지속기간 동안 증착 펄스를 사이에서 흐르도록 허용한 후의 도 2B의 반도체 기판을 나타낸다. 도 2b에 도시된 비-에피택셜 재료(126, 131)는 오버 절연체로부터 완전히 제거되었다. 일부 에피택셜 증착된 실리콘 함유 재료가 에칭 페이스 동안 리세스된 소스 및 드레인 영역(114)내의 하부 에피택셜 층(125)으로부터 제거되는 동안, 에피택셜 증착된 실리콘 함유 재료가 제거된다. 하부 에피택셜층(125)의 적어도 일부는 남아 있다. 측면 에피택셜 층(128)은 상이한 결정학적 평면에 걸쳐 성장하고, 더 느리게 성장하는 경향이 있다(하부 에피택셜층의 당글링 본드 밀도의 약 0.71배의 더 낮은 당글링 본드 밀도로 인해)및/또는 하부 에피택셜층(125)보다 더 결함이 있다. 바람직한 실시예에서, 결함 또는 더 얇은 에피택셜 재료가 에칭 페이스 동안 제거되고, 그에 따라, 측면 에피택셜 층(128)은 하부 에피택셜 층(125)보다 더 쉽게 제거된다.

[0054] 따라서, 각각의 증착 상 및 에칭 상은 하부 상향 방식으로 리세스에서 순 성장을 달성 하면서 리세스 측면 상의 순 성장을 제거하도록 조정될 수 있는 선택적 형성 사이클로서 보여질 수 있다. 리세스 내의 순 에피택셜 성장은 사이클 당 0.5 내지 6 nm, 더욱 바람직하게는 사이클 당 1 내지 3 nm의 두께를 가질 수 있다.

주기적 에피택셜 성장 사이클

결함 없는 순수한 성장 유도

주기적 에피택셜 성장 ↔ 식각(CDE)



Thin Solid Films 364 (2000) 22–27



In situ monitoring of MOVPE growth by combined spectroscopic ellipsometry and reflectance-difference spectroscopy

M. Ebert*, K.A. Bell, S.D. Yoo, K. Flock, D.E. Aspnes

NC State University, Raleigh, NC 27695-8202 USA

Abstract

Comprehensive characterization of epitaxial growth by metal organic vapor phase epitaxy (MOVPE) requires a combination of thin-film, near-surface-, and surface-sensitive techniques to determine layer thicknesses and compositions, composition of the most recently deposited material, and surface chemistry, respectively. These data can be obtained non-destructively by spectroscopic ellipsometry (SE) and reflectance-difference (-anisotropy) spectroscopy (RDS/RAS). Here we describe the first unified optical system, basically a rotating-polarizer ellipsometer (RPE) integrated into a modified commercial rotating-sample MOVPE reactor, that performs both SE and RDS simultaneously with a single optical path. Data are obtained in parallel from 240 to 840 nm with a high-speed 16-bit photodiode array (PDA) at a repetition rate greater than 2 Hz and a precision of ± 0.0001 . We provide examples of its use, and show in particular that GaP intermixes with Si during the initial stages of heteroepitaxy. Capabilities of the presented configuration and its potential for future investigations are discussed. © 2000 Elsevier Science S.A. All rights reserved.

Keywords: Real-time monitoring; Metalorganic vapor phase epitaxy; Growth control; Spectroscopic ellipsometry; Reflectance-difference spectroscopy; Silicon (Si); Gallium phosphide (GaP)

1. Introduction

The goals of this work are to develop diagnostic equipment to implement non-destructive, sample-driven closed-loop feedback control of III–V semiconductor growth by metalorganic vapor phase epitaxy (MOVPE), apply it to heteroepitaxy and the growth of graded-compositional devices in general, and better understand basic mechanisms of MOVPE. By being able to evaluate the properties of the most recently deposited material during deposition, it is possible to compare measured parameters with predefined target values and adjust these parameters as necessary, bypassing calculations involving reactor models or models of epitaxial growth [1–5]. We can also gain a better understanding of microscopic mechanisms of crystal growth, and attack from a new direction processes such as heteroepitaxy that are extremely important in technology but are still not well understood.

MOVPE is considerably more complicated than physical deposition methods such as molecular beam epitaxy (MBE). Fig. 1 shows a schematic model of MOVPE, along with some approaches used to determine information about the

process. The ambient consists of the precursor species, carrier gas, and reaction byproducts. The surface reaction layer (SRL) consists of species physisorbed from the ambient that have not yet reacted with the surface, along with chemisorbed material that has partially reacted. The unreacted part can be accessed with p-polarized reflectometry [6], whereas the reacted part, which generally shows symmetry related to but lower than that of the substrate, can be accessed by RDS [7]. The near-surface region contains the most recently deposited material and is essentially the amount of material deposited between two consecutive optical measurements. It can be accessed by the analysis of kinetic ellipsometric (KE) data using virtual-interface theory [8]. Bulk properties such as compositions [1,2,4], layer thicknesses [3,9], temperatures [9,10], and strains [11] can be determined by ellipsometry. The ambient, including reaction byproducts, can be accessed by quadrupole mass spectrometry (QMS).

Current process control has generally focused on process modeling along with highly accurate measurements of process parameters such as temperature, pressure, and flow rates and on accurate process modeling. The basic assumption is that a detailed knowledge of process parameters coupled with a detailed understanding of microscopic mechanisms will allow accurate deposition of materials and structures. This approach is necessarily very

* Corresponding author. Tel.: +1-919-515-1974; fax: +1-919-515-1333.


E-mail address: eberr@unity.ncsu.edu (M. Ebert).

0040-6090/00/\$ - see front matter © 2000 Elsevier Science S.A. All rights reserved.
PII: S0040-6090(99)00920-7

In situ monitoring of MOVPE growth by combined spectroscopic ellipsometry and reflectance-difference spectroscopy

"meters with RDS and SE. In particular, we describe the first optical configuration that obtains both RD and SE data simultaneously with a single optical beam."

"Combining these sensors provides comprehensive data on both the growth environment and the deposited material, enabling real-time, closed-loop feedback control of the MOVPE process"



광학 센서 + 가스 센서 동시 사용 사례




완벽하게 **균일 성장**하는 물질은?



A

항상 완벽한 구를 유지하는 **진주!**



결함 발생 > 불균일 성장 > 실시간 피드백 > 균일성 유지

‘진주’에 숨겨진 대칭 비밀 밝혀냈다

수천 개의 진주층이 질서와 정밀도로 합쳐져



... 한 층이 두꺼우면 다음 층은 더 얇아지며, 반대로 한 층이 얇으면 다음 층은 더 두꺼워진다 ... 연구진은 전자현미경으로 분석한 결과 무작위로 보이는 일련의 사건들이 **서로 연결**되며, 새로운 사건들은 이전 사건들의 **영향**을 받는 **1/f 노이즈 현상**을 따른다는 것을 파악했다.

The mesoscale order of nacreous pearls

Jlseok Gim , Alden Koch, Laura M. Otter , , and Robert Hovden   [Authors Info & Affiliations](#)

Edited by Lia Addadi, Weizmann Institute of Science, Rehovot, Israel, and approved September 2, 2021 (received for review April 20, 2021)

자가교정 성장 과정을 통해 진주는 **무질서를 빠르게 완화**하고, 정제 구조의 위상학적 결함을 수용하며, 변동하는 외부 환경 속에서도 **질서를 유지**할 수 있습니다 ... 진주 정제 두께의 스펙트럼 밀도는 저주파에서 중주파에 걸쳐 멍함수 법칙에 따른 감쇠를 보이는데, 이를 구어적으로 1/f 잡음이라고 합니다.